JPH01271876A - 比較演算処理装置 - Google Patents
比較演算処理装置Info
- Publication number
- JPH01271876A JPH01271876A JP10080688A JP10080688A JPH01271876A JP H01271876 A JPH01271876 A JP H01271876A JP 10080688 A JP10080688 A JP 10080688A JP 10080688 A JP10080688 A JP 10080688A JP H01271876 A JPH01271876 A JP H01271876A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- multiplexer
- memory
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
数値演算処理装置に関し、特に比較および転送が頻繁に
実行される比較演算処理装置に関する。
実行される比較演算処理装置に関する。
近年、コンピュータに代表される機械との入力と出力の
両方でマンマシンインターフェースが充実しつつある。
両方でマンマシンインターフェースが充実しつつある。
入力側では、音声１図形２文字等の認識技術が向上し、
マウス等のポインティンダブバイスのザポートなどが普
及している。出力側では、様々なデータを視覚化する高
度なグラフィクス技術が発展している。
マウス等のポインティンダブバイスのザポートなどが普
及している。出力側では、様々なデータを視覚化する高
度なグラフィクス技術が発展している。
音声１図形１文字認識等に代表されるようなマンマシン
インターフェイス向上のための認識技術の中心的存在に
バタンマツチングがある。バタンマツチングはザンプル
データと各標準データの間の距離のうち最小距離の標準
データを探索することによって実行される。このとき、
大小比較の繰り返しが必要とされる。
インターフェイス向上のための認識技術の中心的存在に
バタンマツチングがある。バタンマツチングはザンプル
データと各標準データの間の距離のうち最小距離の標準
データを探索することによって実行される。このとき、
大小比較の繰り返しが必要とされる。
さらに、ＣＡＤツールなどのグラフィック機能が向上し
たアプリケーションでは、マウス、デジタイザ等のポイ
ンティング・デバイスが広く普及している。これらのボ
インティング・デバイスは、ティスプレィ画面上での図
形等の指定を容易にすることができる。指定には、指定
したい図形全体を四角で囲む方法がしばしばもちいられ
る。その場合、図形の各座標の横軸方向、縦軸方向それ
ぞれの最大値と最小値を前もって求め図形データに加え
ておくと指定された図形を高速に認識することができる
。このように最大値や最小値を求めるときも大小比較の
繰り返しが必要とされる。
たアプリケーションでは、マウス、デジタイザ等のポイ
ンティング・デバイスが広く普及している。これらのボ
インティング・デバイスは、ティスプレィ画面上での図
形等の指定を容易にすることができる。指定には、指定
したい図形全体を四角で囲む方法がしばしばもちいられ
る。その場合、図形の各座標の横軸方向、縦軸方向それ
ぞれの最大値と最小値を前もって求め図形データに加え
ておくと指定された図形を高速に認識することができる
。このように最大値や最小値を求めるときも大小比較の
繰り返しが必要とされる。
また、データの視覚化に高い頻度で必要とされる閉領域
の塗潰しの方法には、閉領域を形成する図形各項点の横
軸座標中での最小値を用いて高速に実行可能な手法があ
る。このとき、大小比較の繰り返しよって最小値が決定
される。
の塗潰しの方法には、閉領域を形成する図形各項点の横
軸座標中での最小値を用いて高速に実行可能な手法があ
る。このとき、大小比較の繰り返しよって最小値が決定
される。
従来の比較演算処理装置をもちいて正と負の数値データ
の中の最小値を求める場合について第３図と第４図を参
照しながら説明する。第３図において、１００はデータ
群が格納されたメモリ、２００はメモリ１００へのポイ
ンタ、３００はＡＬＵ （論理演算回路）、３１０はＰ
ＳＷ（演算）フラグ、４００はレジスタ、１０００は共
通バスである。第４図には、最小値を求めるフローが示
されている。第４図のフローで使用されている変数は次
に述べる意味を持つ。ｎはデータ数である。
の中の最小値を求める場合について第３図と第４図を参
照しながら説明する。第３図において、１００はデータ
群が格納されたメモリ、２００はメモリ１００へのポイ
ンタ、３００はＡＬＵ （論理演算回路）、３１０はＰ
ＳＷ（演算）フラグ、４００はレジスタ、１０００は共
通バスである。第４図には、最小値を求めるフローが示
されている。第４図のフローで使用されている変数は次
に述べる意味を持つ。ｎはデータ数である。
ｉはアドレスポインタであり、ポインタ２００に保持さ
れる。ｉはカウンタも兼ねている。Ｎｌはｊ番地のデー
タであり、メモリ１００内に保持されている。Ｎｍ１ｎ
はデータの最小値であり、レジスタ４００に保持される
とする。
れる。ｉはカウンタも兼ねている。Ｎｌはｊ番地のデー
タであり、メモリ１００内に保持されている。Ｎｍ１ｎ
はデータの最小値であり、レジスタ４００に保持される
とする。
このときの全体の流れは第４図に示されている。
以下に説明する。
■ データ数から１引いた数値を共通バス１０００経由
でポインタ２００にセットする。
でポインタ２００にセットする。
■ メモリ１００から共通バス１０００を経由してレジ
スタ、４００にメモリ１００中の（ｎ−１）番地のデー
タをセットする。
スタ、４００にメモリ１００中の（ｎ−１）番地のデー
タをセットする。
■ ポインタ２００をデクリメントする。
■ ＡＬＵ３０ ［１でレジスタ４００のデータからメ
モリ１００のデータを減算して比較を行う。
モリ１００のデータを減算して比較を行う。
その結果はＰＳＷフラグ３１０の中の符号フラグ（以下
、本特許においてＮＦと略す）とオーバフローフラグ（
以下、本特許においてＶＦと略す）、零フラダ（以下、
本特許においてＺＦと略す）等に反映される。
、本特許においてＮＦと略す）とオーバフローフラグ（
以下、本特許においてＶＦと略す）、零フラダ（以下、
本特許においてＺＦと略す）等に反映される。
■ それに引き続いて、ＰＳＷフラグ３１０の中のＮＦ
、ＶＦおよびＺＦを利用して符号付き数値の比較に関す
る条件分岐命令を実行する。詳しく説明すると、レジス
タ４００の方が小さいか等しいときつまり（ＮＦｅＶＦ
）ＵＺＦ＝１のとき■へ分岐する。また、逆にレジスタ
４００方が大きいときつまり（ＮＦｅＶＦ）ＵＺＦ’＝
０の時■に分岐に分岐する。本特許では、ｅは排他的論
理和を、Ｕは論理和を表すものとする。
、ＶＦおよびＺＦを利用して符号付き数値の比較に関す
る条件分岐命令を実行する。詳しく説明すると、レジス
タ４００の方が小さいか等しいときつまり（ＮＦｅＶＦ
）ＵＺＦ＝１のとき■へ分岐する。また、逆にレジスタ
４００方が大きいときつまり（ＮＦｅＶＦ）ＵＺＦ’＝
０の時■に分岐に分岐する。本特許では、ｅは排他的論
理和を、Ｕは論理和を表すものとする。
■ メモリ１００からのデータの値をレジスタ４００に
セットする。
セットする。
■ ポインタ２００が零なら終了し、それ以外は■に分
岐する。
岐する。
このように上記フローに示した順序でレジスタ４００に
最小値を求めることができる。
最小値を求めることができる。
しかしながら、第４図の■と■の部分で、二つの数値の
うち小さい方を選択してレジスタ４００にセットする処
理のためにすくなくとも３命令使用しなくてはならない
。これらの命令はデータの数だけ繰り返し実行されるた
め、それらの命令の実行時間がわずかに増加しただけで
も全体の実行時間を著しく増大させるという問題点を有
する。
うち小さい方を選択してレジスタ４００にセットする処
理のためにすくなくとも３命令使用しなくてはならない
。これらの命令はデータの数だけ繰り返し実行されるた
め、それらの命令の実行時間がわずかに増加しただけで
も全体の実行時間を著しく増大させるという問題点を有
する。
もし、分岐命令の条件が少ないマイクロプロセッサを使
用している場合には条件分岐命令を組み合わせなくては
ならないため繰返し命令数が増加し、実行時間が増加す
るという問題点が生じる。
用している場合には条件分岐命令を組み合わせなくては
ならないため繰返し命令数が増加し、実行時間が増加す
るという問題点が生じる。
さ・らに、近年増加しているパイプライン型マイクロプ
ロセッサの場合条件分岐する度にパイプラインが乱れ処
理スピードが著しく減少するという問題点が生じる。
ロセッサの場合条件分岐する度にパイプラインが乱れ処
理スピードが著しく減少するという問題点が生じる。
比較演算処理回路の演算結果に応じて動作するマルチプ
レクサを付加することにより、大小比較およびその結果
にしたがって大きい方（また小さい方）の選択を一命令
で行うことができるという相違点を有する。
レクサを付加することにより、大小比較およびその結果
にしたがって大きい方（また小さい方）の選択を一命令
で行うことができるという相違点を有する。
本発明では、少なくとも２つの入力を持つ比較演算処理
回路と前記比較演算処理回路に入力される入力値と同じ
値を入力しかつ比較演算処理回路の演算結果に応じて前
記入力値のうちのいずれか一つを出力するマルチプレク
サを有する。
回路と前記比較演算処理回路に入力される入力値と同じ
値を入力しかつ比較演算処理回路の演算結果に応じて前
記入力値のうちのいずれか一つを出力するマルチプレク
サを有する。
次に、本発明の第一の実施例について第１図と第５図を
参照して説明する。第１図は、従来の技術に本発明を施
した例を示すブロック図である。
参照して説明する。第１図は、従来の技術に本発明を施
した例を示すブロック図である。
第５図は、第一の実施例の全体の流れを示すフロー図で
ある。正と負の数値データの中から最小値を捜す例であ
る。第１図において、１００はデータ群が格納されたメ
モリ、２００はメモリ１００のアドレスを指定するポイ
ンタ、３００はＡＬＵ、３１０はＰＳＷフラグ、４００
はレジスタ、５００は制御線１０に応じてレジスタ４０
０の値あるいはメモリ１００からの値を出力するマルチ
プレクサ、６００は通常演算の時ＡＬＵ ３００からの
出力値を出力し、本発明の動作を行うときにはマルチプ
レクサ５００からの値を出力するマルチプレクサ、１０
００は共通バス、１０はマルチプレクサ５００を制御す
る制御線である。
ある。正と負の数値データの中から最小値を捜す例であ
る。第１図において、１００はデータ群が格納されたメ
モリ、２００はメモリ１００のアドレスを指定するポイ
ンタ、３００はＡＬＵ、３１０はＰＳＷフラグ、４００
はレジスタ、５００は制御線１０に応じてレジスタ４０
０の値あるいはメモリ１００からの値を出力するマルチ
プレクサ、６００は通常演算の時ＡＬＵ ３００からの
出力値を出力し、本発明の動作を行うときにはマルチプ
レクサ５００からの値を出力するマルチプレクサ、１０
００は共通バス、１０はマルチプレクサ５００を制御す
る制御線である。
第５図のフローで使用されている変数は次に述べる意味
を持つ。ｎはデータ数である。ｉはアドレスポインタで
あり、ポインタ２００に保持される。ｉはカウンタも兼
ねている。Ｎ、はｉ番地のデータであり、メモリ１００
内に保持されている。
を持つ。ｎはデータ数である。ｉはアドレスポインタで
あり、ポインタ２００に保持される。ｉはカウンタも兼
ねている。Ｎ、はｉ番地のデータであり、メモリ１００
内に保持されている。
Ｎ ｍ ｌ ｎはデータの最小値であり、レジスタ４０
０に保持されるとする。
０に保持されるとする。
第一の実施例の全体の流れは第５図に示しである。以下
に説明する。
に説明する。
■ データ数から１引いた数値を共通バス１０００経由
でポインタ２００にセットする。
でポインタ２００にセットする。
■ メモリ１００から共通バス１０００を経由してレジ
スタ４００にメモリ１００中の（ｎ−１）番地のデータ
をセットする。
スタ４００にメモリ１００中の（ｎ−１）番地のデータ
をセットする。
■ ポインタ２００をデクリメントする。
■ ＡＬＵでレジスタ４００のデータからメモリ１００
のデータを減算して比較する。その結果、レジスタ４０
０の方が小さいか等しいとき、つまり（ＮＦｅＶＦ）Ｕ
ＺＦ＝１（７）とき制御線１０が論理正となる。制御線
１０が論理正となったとき、マルチプレクサ５００はレ
ジスタ４００の値を出力する。また、逆にレジスタ４０
０の値の方が太きいとき、つまり（ＮＦｅＶＦ）ＵＺＦ
＝０のとき制御線１０が論理負となる。制御線１０が論
理負となったとき、マルチプレクサ５００はメモリ１０
０から読み出されたデータを出力する。マルチプレクサ
６００はマルチプレクサ５００からの出力値をレジスタ
４００に格納する。
のデータを減算して比較する。その結果、レジスタ４０
０の方が小さいか等しいとき、つまり（ＮＦｅＶＦ）Ｕ
ＺＦ＝１（７）とき制御線１０が論理正となる。制御線
１０が論理正となったとき、マルチプレクサ５００はレ
ジスタ４００の値を出力する。また、逆にレジスタ４０
０の値の方が太きいとき、つまり（ＮＦｅＶＦ）ＵＺＦ
＝０のとき制御線１０が論理負となる。制御線１０が論
理負となったとき、マルチプレクサ５００はメモリ１０
０から読み出されたデータを出力する。マルチプレクサ
６００はマルチプレクサ５００からの出力値をレジスタ
４００に格納する。
■ ポインタ２００が零なら終了し、それ以外は■に分
岐する。
岐する。
本発明の第二の実施例を第２図と第６図を用いて詳細に
説明する。第２図はバタンマツチング（バタンマツチン
グしようとする入力サンプルデータと標準データ間の距
離計算を行い、距離のもっとも小さかったデータの格納
アドレスを探索する）処理の例を示したブロック図であ
る。第６図は処理のフローを示した図である。
説明する。第２図はバタンマツチング（バタンマツチン
グしようとする入力サンプルデータと標準データ間の距
離計算を行い、距離のもっとも小さかったデータの格納
アドレスを探索する）処理の例を示したブロック図であ
る。第６図は処理のフローを示した図である。
第２図において、１００は標準データ群が格納されたメ
モリ、２００はメモリ１００のアドレスを指定するポイ
ンタ、２１０はレジスタ、３００はＡＬＵ、３１０はＰ
ＳＷフラグ、４００はレジスタ、５００は制御線１１に
よってレジスタ４００の値あるいはメモリ１００からの
値を出力するマルチプレクサ、６００は通常演算の時Ａ
ＬＵ３００からの出力値をレジスタ４００に出力し、本
実施例の動作を行うときにはマルチプレクサ５００から
の値を出力するマルチプレクサ、７００はレジスタ７１
０とメモリ１００の差分の絶対値を出力する差分出力回
路、７１０は入力サンプルデータを保持するレジスタ、
１０００は共通バス、１１はマルチプレクサ５００を制
御する制御線、２０はポインタ２００の値をレジスタ２
１０に入力させたりレジスタ２１０の値を保持させる制
御線、３０はポインタ２００とレジスタ２１０を直結す
るデータ線である。
モリ、２００はメモリ１００のアドレスを指定するポイ
ンタ、２１０はレジスタ、３００はＡＬＵ、３１０はＰ
ＳＷフラグ、４００はレジスタ、５００は制御線１１に
よってレジスタ４００の値あるいはメモリ１００からの
値を出力するマルチプレクサ、６００は通常演算の時Ａ
ＬＵ３００からの出力値をレジスタ４００に出力し、本
実施例の動作を行うときにはマルチプレクサ５００から
の値を出力するマルチプレクサ、７００はレジスタ７１
０とメモリ１００の差分の絶対値を出力する差分出力回
路、７１０は入力サンプルデータを保持するレジスタ、
１０００は共通バス、１１はマルチプレクサ５００を制
御する制御線、２０はポインタ２００の値をレジスタ２
１０に入力させたりレジスタ２１０の値を保持させる制
御線、３０はポインタ２００とレジスタ２１０を直結す
るデータ線である。
第６図のフローで使用されている変数は次に述べる意味
を持つ。ｎはデータ数である。ｉはアドレスポインタで
あり、ポインタ２００に保持される。ｉはカウンタも兼
ねている。Ｓはパタンマツチングしようとする入力サン
プルデータであり、レジスタ７１０に保持される。Ｎ、
はｉ番地のデータであり、メモリ１００内に保持されて
いる。
を持つ。ｎはデータ数である。ｉはアドレスポインタで
あり、ポインタ２００に保持される。ｉはカウンタも兼
ねている。Ｓはパタンマツチングしようとする入力サン
プルデータであり、レジスタ７１０に保持される。Ｎ、
はｉ番地のデータであり、メモリ１００内に保持されて
いる。
Ｄ ｍ ｌ ｎは、ｌ Ｓ−Ｎ、ｌ （ＳとＮＩの差の
絶対値）の最小値であり、レジスタ４００に保持される
とする。１ ｍＩｎはＤｍｌ。（＝ＳとＮ、の差の絶対
値）が最小の値となったときのｉの値である。
絶対値）の最小値であり、レジスタ４００に保持される
とする。１ ｍＩｎはＤｍｌ。（＝ＳとＮ、の差の絶対
値）が最小の値となったときのｉの値である。
第二の実施例の全体の流れは第６図に示しである。以下
に説明する。入力サンプルデータはレジスタ７１０にセ
ットされているものとする。
に説明する。入力サンプルデータはレジスタ７１０にセ
ットされているものとする。
■ データ数から１引いた数値を共通バス１０００経由
でポインタ２００にセットする。
でポインタ２００にセットする。
■ メモリ１００から共通バス１０００を経由してレジ
スタ４００にメモリ中の（ｎ−１）番地のデータをセッ
トする。
スタ４００にメモリ中の（ｎ−１）番地のデータをセッ
トする。
■ ■のときのポインタ２００の値をデータ線３０経由
でレジスタ２１０にセットする。
でレジスタ２１０にセットする。
■ ポインタ２００．をデクリメントする。
■ 差分出力回路７００はレジスタ７１０とメモリ１０
０からの標準データの差分の絶対値を算出する。算出さ
れた絶対値とレジスタ４００の値はそれぞれマルチプレ
クサ５００とＡＬＵ３００の両方に入力される。ＡＬＵ
３００でレジスタ４００から差分出力回路７００の出力
値を減算して比較した結果、差分出力回路７００の出力
値に対してレジスタ４００の値が大きいか等しいとき、
つまり符号フラグＮＦ＝００とき制御線１１が論理正と
なる。制御線１１の動作がＶＦだげに依存するのは、レ
ジスタ４００の値と差分出力回路７００の出力値が必ず
正であることから符号フラグＮＦだけで大小判定が可能
であるからである。制御線１１が論理正となったとき、
マルチプレクサ５００は差分出力回路７００の出力値を
出力する。マルチプレクサ６００はマルチプレクサ５０
０からの出力値をレジスタ４００に入力させる。これと
同時に、制御線２０も論理正となる。制御線２０が論理
正となったとき、レジスタ２１０はポインタ２００の値
をデータ線３０経由で入力する。それとは逆に、差分出
力回路７００の出力値に対してレジスタ４００の値が小
さいとき、つまり符号フラグＮＦ＝１のとき制御線１１
が論理負となる。
０からの標準データの差分の絶対値を算出する。算出さ
れた絶対値とレジスタ４００の値はそれぞれマルチプレ
クサ５００とＡＬＵ３００の両方に入力される。ＡＬＵ
３００でレジスタ４００から差分出力回路７００の出力
値を減算して比較した結果、差分出力回路７００の出力
値に対してレジスタ４００の値が大きいか等しいとき、
つまり符号フラグＮＦ＝００とき制御線１１が論理正と
なる。制御線１１の動作がＶＦだげに依存するのは、レ
ジスタ４００の値と差分出力回路７００の出力値が必ず
正であることから符号フラグＮＦだけで大小判定が可能
であるからである。制御線１１が論理正となったとき、
マルチプレクサ５００は差分出力回路７００の出力値を
出力する。マルチプレクサ６００はマルチプレクサ５０
０からの出力値をレジスタ４００に入力させる。これと
同時に、制御線２０も論理正となる。制御線２０が論理
正となったとき、レジスタ２１０はポインタ２００の値
をデータ線３０経由で入力する。それとは逆に、差分出
力回路７００の出力値に対してレジスタ４００の値が小
さいとき、つまり符号フラグＮＦ＝１のとき制御線１１
が論理負となる。
制御線１１が論理負となったとき、マルチプレクサ５０
０はレジスタ４００の値を出力する。
０はレジスタ４００の値を出力する。
マルチプレクサ６００はマルチプレクサ５００からの出
力値をレジスタ４００に入力する。ころと同時に、制御
線２０も論理負となる。制御線２０が論理負のとき、レ
ジスタ２１０は値を保持する。
力値をレジスタ４００に入力する。ころと同時に、制御
線２０も論理負となる。制御線２０が論理負のとき、レ
ジスタ２１０は値を保持する。
■ポインタ２００が零なら終了し、それ以外は■へ戻る
。
。
以上説明した通り、第５図の破線と第６図の破線で示し
た部分をそれぞれわずか一命令で実行することができる
のでプログラム中から比較命令と条件分岐命令を取り除
くことができるため、プログラムを単純化することがで
きる。さらに命令数が短縮できるために、命令フェッチ
用にデータバスが占有される時間も短縮できる。
た部分をそれぞれわずか一命令で実行することができる
のでプログラム中から比較命令と条件分岐命令を取り除
くことができるため、プログラムを単純化することがで
きる。さらに命令数が短縮できるために、命令フェッチ
用にデータバスが占有される時間も短縮できる。
また、分岐命令を取り除けるメリットは大きく、特にパ
イプライン型のマイクロプロセッサの場合、パイプライ
ンを乱す要因の一つが取り除かれることになる。
イプライン型のマイクロプロセッサの場合、パイプライ
ンを乱す要因の一つが取り除かれることになる。
なお、比較した結果小さい方の数値を出力する本実施例
を示したが、本発明は大きい方の数値を出力する際にも
同様の効果が得られることは明かである。さらに、ＡＬ
Ｕ ３００で比較した結果、両方のデータが等しかった
場合は、マルチプレクサ５００に入力されたデータのう
ちどちらのデータを出力しても同様の効果が得られるこ
とはいうまでもないことである。
を示したが、本発明は大きい方の数値を出力する際にも
同様の効果が得られることは明かである。さらに、ＡＬ
Ｕ ３００で比較した結果、両方のデータが等しかった
場合は、マルチプレクサ５００に入力されたデータのう
ちどちらのデータを出力しても同様の効果が得られるこ
とはいうまでもないことである。
本実施例においては、２人力以上のＡＬＵおＪ：び２人
力以上のマルチプレクサを示したが３人力以上のＡＬＵ
および３人力以上のマルチプレクサをもちいても同様の
効果が得られることは明かである。
力以上のマルチプレクサを示したが３人力以上のＡＬＵ
および３人力以上のマルチプレクサをもちいても同様の
効果が得られることは明かである。
実施例においては、正論理を使用していたが負論理をも
ちいても同様の効果が得られることは明かである。
ちいても同様の効果が得られることは明かである。
第１図は本発明の第一の実施例を示すブロック図である
。第１図において、１００はメモリ、２００はメモリ１
００アドレスを保持するポインタ、２１０は制御線２０
に応じてポインタ２００の値を入力するレジスタ、３０
０はＡＬＵ、３１０はＰＳＷフラク、４００はレジスタ
、５００はＡＬＵの比較結果に応じてレジスタ４００あ
るいは差分出力回路７００の値を出力するマルチプレク
サ、６００は本発明の動作を行うかどうかに応じてマル
チプレクサ５００あるいはＡＬＵの値を出力するマルチ
プレクサ、７００は２つの入力の差の絶対値を出力する
差分出力回路、１０００は共通バス、１０．２０は制御
線である。 第２図は本発明の第二の実施例を示すブロック図である
。第２図において、１００はメモリ、２００はメモリ１
００のアドレスを保持するポインタ、２１０は制御線２
０に応じてポインタ２００の値を入力するレジスタ、３
００ばＡＬＵ、 ３１．０はＰＳＷＳラフ、４００はレ
ジスタ、５００はＡＬＵの比較結果に応じてレジスタ４
００あるいは差分出力回路７００の値を出力するマルチ
プレクサ、６００は本発明の動作を行うかどうかに応じ
てマルチプレクサ５００あるいはＡＬＵの値を出力する
マルチプレクサ、７００は２つの入力の差の絶対値を出
力する差分出力回路、７１０は入力サンプルデータを保
持するレジスタ、１０００は共通バス、１１．２０は制
御線、３０はポインタ２００とレジスタ２１０を直結す
るデータ線である。 第３図は、従来の技術を示したブＯツク図である。第３
図において、１００はメモリ、２００はメモリ１００の
アドレスを保持するポインタ、２１０は制御線２０に応
じてポインタ２００の値を入力するレジスタ、３００は
ＡＬＵ、３１０はＰＳＷフラグ、４００はレジスタ、１
０００は共通バスである。 第４図は、第３図の動作を示したフロー図である。第５
図は、第１図の動作を示したフロー図である。第６図は
、第２図の動作を示したフロー図である。 代理人 弁理士 内 原 音
。第１図において、１００はメモリ、２００はメモリ１
００アドレスを保持するポインタ、２１０は制御線２０
に応じてポインタ２００の値を入力するレジスタ、３０
０はＡＬＵ、３１０はＰＳＷフラク、４００はレジスタ
、５００はＡＬＵの比較結果に応じてレジスタ４００あ
るいは差分出力回路７００の値を出力するマルチプレク
サ、６００は本発明の動作を行うかどうかに応じてマル
チプレクサ５００あるいはＡＬＵの値を出力するマルチ
プレクサ、７００は２つの入力の差の絶対値を出力する
差分出力回路、１０００は共通バス、１０．２０は制御
線である。 第２図は本発明の第二の実施例を示すブロック図である
。第２図において、１００はメモリ、２００はメモリ１
００のアドレスを保持するポインタ、２１０は制御線２
０に応じてポインタ２００の値を入力するレジスタ、３
００ばＡＬＵ、 ３１．０はＰＳＷＳラフ、４００はレ
ジスタ、５００はＡＬＵの比較結果に応じてレジスタ４
００あるいは差分出力回路７００の値を出力するマルチ
プレクサ、６００は本発明の動作を行うかどうかに応じ
てマルチプレクサ５００あるいはＡＬＵの値を出力する
マルチプレクサ、７００は２つの入力の差の絶対値を出
力する差分出力回路、７１０は入力サンプルデータを保
持するレジスタ、１０００は共通バス、１１．２０は制
御線、３０はポインタ２００とレジスタ２１０を直結す
るデータ線である。 第３図は、従来の技術を示したブＯツク図である。第３
図において、１００はメモリ、２００はメモリ１００の
アドレスを保持するポインタ、２１０は制御線２０に応
じてポインタ２００の値を入力するレジスタ、３００は
ＡＬＵ、３１０はＰＳＷフラグ、４００はレジスタ、１
０００は共通バスである。 第４図は、第３図の動作を示したフロー図である。第５
図は、第１図の動作を示したフロー図である。第６図は
、第２図の動作を示したフロー図である。 代理人 弁理士 内 原 音
Claims (1)
- 少なくとも２つの入力を持つ比較演算処理回路を有する
比較演算処理装置において前記比較演算処理回路に入力
される入力値と同じ値を入力しかつ比較演算処理回路の
演算結果に応じて前記入力値のうちいずれか一つを出力
するマルチプレクサとを有することを特徴とする比較演
算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10080688A JPH01271876A (ja) | 1988-04-22 | 1988-04-22 | 比較演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10080688A JPH01271876A (ja) | 1988-04-22 | 1988-04-22 | 比較演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01271876A true JPH01271876A (ja) | 1989-10-30 |
Family
ID=14283622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10080688A Pending JPH01271876A (ja) | 1988-04-22 | 1988-04-22 | 比較演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01271876A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217572A (ja) * | 1988-07-06 | 1990-01-22 | Hitachi Ltd | 演算処理方式 |
| JPH03218515A (ja) * | 1989-11-24 | 1991-09-26 | Matsushita Electric Ind Co Ltd | 最大値・最小値検出装置 |
-
1988
- 1988-04-22 JP JP10080688A patent/JPH01271876A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217572A (ja) * | 1988-07-06 | 1990-01-22 | Hitachi Ltd | 演算処理方式 |
| JPH03218515A (ja) * | 1989-11-24 | 1991-09-26 | Matsushita Electric Ind Co Ltd | 最大値・最小値検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5862066A (en) | Methods and apparatus for fast check of floating point zero or negative zero | |
| JPS63240664A (ja) | 高速処理計算機 | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| US6298365B1 (en) | Method and system for bounds comparator | |
| AU2013224718B2 (en) | Graph display control device, graph display control method and storage medium storing graph display control program | |
| JPH04291685A (ja) | クリップ・テスタ回路及びクリップ・テスト方法 | |
| US6388672B1 (en) | Graphic translate engine, floating point arithmetic unit and floating point multiply-add calculation unit | |
| JPH07295787A (ja) | 演算処理装置 | |
| JPH0527142B2 (ja) | ||
| JP2553200B2 (ja) | 情報処理装置 | |
| US5677996A (en) | Fuzzy computer | |
| JPH02148140A (ja) | 情報処理装置における条件分岐制御方式 | |
| JPH04184535A (ja) | 並列演算装置 | |
| JPH031282A (ja) | 中央処理装置 | |
| JP2000305782A (ja) | 演算装置 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH03185521A (ja) | データ処理装置 | |
| JPH04131967A (ja) | データ処理装置 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPS63195735A (ja) | 命令実行方式 | |
| JPH1049371A (ja) | パイプライン計算機 | |
| JPH07152556A (ja) | 半導体集積回路装置 | |
| JPS60105052A (ja) | 仮想計算機システム | |
| JPH0266625A (ja) | データ処理装置 |