JPH0127631B2 - - Google Patents
Info
- Publication number
- JPH0127631B2 JPH0127631B2 JP54088504A JP8850479A JPH0127631B2 JP H0127631 B2 JPH0127631 B2 JP H0127631B2 JP 54088504 A JP54088504 A JP 54088504A JP 8850479 A JP8850479 A JP 8850479A JP H0127631 B2 JPH0127631 B2 JP H0127631B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- circuit
- control circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
テレビカメラをVTRに接続して録画を行う場
合には、カメラ側からのスイツチ操作により
VTRのスタートストツプを制御できるようにし
ている。 このような装置において、映像信号をいわゆる
フエードイン、フエードアウトさせて録画する場
合には、従来は手動にて映像信号のレベルを調整
し、それと共にVTR制御用のスイツチを操作す
るようにしていた。しかしながらこの方法では、
一時に２つの操作をするために操作が煩雑で、誤
操作のおそれもある。またフエードイン・フエー
ドアウトの時間が一定にならないなどの欠点があ
つた。 本発明はこのような点にかんがみ、簡単な構成
でフエードイン、フエードアウトができるように
したものである。 ところでフエードインをする場合には、映像信
号を最小レベルにし、この状態でVTRをスター
トし、その後徐々に映像信号のレベルを上げる。
またフエードアウトする場合には、映像信号のレ
ベルを徐々に小さくし、最小レベルになつた後に
VTRをストツプする。 本発明はこのような操作を、いわゆるマイクロ
コンピユータを用いて自動的に行おうとするもの
である。以下図面を参照しながら、本発明の一実
施例について説明しよう。 第１図において、被写体１からの光がレンズ２
を通じて撮像管３に供給されると共に、同期信号
発生器４から水平垂直の同期信号が撮像管３に供
給されてこの撮像管３から映像信号が取り出され
る。この映像信号がエンコーダ５に供給されてホ
ワイトバランス等の補正が行われる。さらにこの
映像信号が利得制御回路６を通じて混合回路７に
供給され、同期信号発生器４からの同期信号及び
バースト信号等が加えられて映像出力端子８に出
力される。そしてこの出力端子８からの信号が
VTR２０の映像入力端子に供給される。 またエンコーダ５における映像信号の補正等が
マイクロコンピユータを用いて行われている。す
なわち９はマイクロコンピユータであつて、この
コンピユータ９は中央処理回路（CPU）９１と、
CPU９１の動作プログラム等の書き込まれたリ
ードオンメモリ（ROM）９２、データの記憶等
を行うランダムアクセスメモリ（RAM）９３、
入出力回路９４等とから構成される。そして
CPU９１と、ROM９２、RAM９３との間がそ
れぞれアドレスバスライン９５、データバスライ
ン９６、コントロールバスライン９７で接続され
る。またCPU９１と入出力回路９４との間がデ
ータバスライン９５、コントロールバスライン９
６で接続される。なおこれらは１チツプのLSIで
構成される。 そしてこのコンピユータ９において同期信号発
生器４からの信号と、エンコーダ５からの信号と
が供給されてホワイトバランス調整等の補正信号
が形成され、この補正信号がエンコーダ５に供給
される。 さらにフエード時間設定用のボリユーム１０か
らの任意の電圧が比較回路１１に供給される。そ
れと共にコンピユータ９のRAM９３の第１の記
憶内容がDA変換回路１２に供給されてアナログ
信号とされ、この信号が比較回路１１に供給され
る。そしてこの比較出力がコンピユータ９に供給
されることにより、ボリユーム１０で設定された
電圧がAD変換されてRAM９３の第１の記憶番
地に読み込まれる。 またRAM９３の第２の記憶番地の内容がDA
変換回路１２を通じてサンプリングホールド回路
１３に供給されると共に、コンピユータ９からの
サンプリングパルスがサンプリングホールド回路
１３に供給されて、その番地の内容に応じた電圧
が形成される。この電圧が利得制御回路６に供給
される。 さらにVTR２のスタートストツプを制御する
スイツチ１４がコンピユータ９に接続され、コン
ピユータ９の出力端子がＴ型フリツプフロツプ１
５のトリガ端子に接続される。そしてフリツプフ
ロツプ１５のＱ出力端子に得られる信号がコンピ
ユータ９に供給されると共に、VTR制御端子１
６に出力される。そしてこの端子１６からの信号
がVTR２０の外部制御端子に供給されてこの信
号が高電位の期間にVTR２０が駆動される。 またVTR２０からのVTR２０がスタンバイ状
態にあるとき低電位になるスタンバイ信号が端子
１７を通じ、さらにインバータ１８を通じてフリ
ツプフロツプ１５のリセツト端子に供給される。 そしてROM９２には次のようなプログラムが
記憶されている。以下第２図のフローチヤート
（流れ図）に従つて説明する。 図において、プログラムがスタートすると、ス
テツプ〔１〕でスイツチ１４がオンされているか
否かの判別が行われ、オンされていない間はこの
ステツプ〔１〕が繰り返されている。そしてスイ
ツチ１４がオンされると、ステツプ〔２〕に進め
られてフエードインフエードアウトのプログラム
が実行される。 すなわちステツプ〔２〕においてボリユーム１
０で設定された電圧がAD変換されてRAM９３
の第１の記憶番地に読み込まれる。 次にステツプ〔３〕において読み込まれた電圧
が所定の値以上か否かが判別される。 そして所定の値以下のときは、ステツプ〔４〕
に進められてフリツプフロツプ１５にトリガ信号
が供給される。 さらにステツプ〔５〕において利得制御回路６
の利得を最大の値にするようなデジタル値、例え
ば“FF”（ただし、“ ”内の数字は16進値を示
し、Ｆ＝15である）がRAM９３の第２の記憶番
地に設定され、このデジタル値が出力されてDA
変換回路１２を通じてサンプリングホールド回路
１３に供給される。 そしてステツプ〔６〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給さ
れ、プログラムがストツプされる。 またステツプ〔３〕において所定の値以上のと
きは、ステツプ〔７〕に進められてフリツプフロ
ツプ１５の出力信号が高電位になつているか否か
が判別される。 そして出力信号が低電位のときは、ステツプ
〔８〕以下のフエードインのプログラムが実行さ
れる。 すなわちステツプ〔８〕において利得制御回路
６の利得を最小の値にするデジタル値“00”が第
２の記憶番地に設定され、このデジタル値が出力
されてDA変換回路１２を通じてサンプリングホ
ールド回路１３に供給される。 そしてステツプ
合には、カメラ側からのスイツチ操作により
VTRのスタートストツプを制御できるようにし
ている。 このような装置において、映像信号をいわゆる
フエードイン、フエードアウトさせて録画する場
合には、従来は手動にて映像信号のレベルを調整
し、それと共にVTR制御用のスイツチを操作す
るようにしていた。しかしながらこの方法では、
一時に２つの操作をするために操作が煩雑で、誤
操作のおそれもある。またフエードイン・フエー
ドアウトの時間が一定にならないなどの欠点があ
つた。 本発明はこのような点にかんがみ、簡単な構成
でフエードイン、フエードアウトができるように
したものである。 ところでフエードインをする場合には、映像信
号を最小レベルにし、この状態でVTRをスター
トし、その後徐々に映像信号のレベルを上げる。
またフエードアウトする場合には、映像信号のレ
ベルを徐々に小さくし、最小レベルになつた後に
VTRをストツプする。 本発明はこのような操作を、いわゆるマイクロ
コンピユータを用いて自動的に行おうとするもの
である。以下図面を参照しながら、本発明の一実
施例について説明しよう。 第１図において、被写体１からの光がレンズ２
を通じて撮像管３に供給されると共に、同期信号
発生器４から水平垂直の同期信号が撮像管３に供
給されてこの撮像管３から映像信号が取り出され
る。この映像信号がエンコーダ５に供給されてホ
ワイトバランス等の補正が行われる。さらにこの
映像信号が利得制御回路６を通じて混合回路７に
供給され、同期信号発生器４からの同期信号及び
バースト信号等が加えられて映像出力端子８に出
力される。そしてこの出力端子８からの信号が
VTR２０の映像入力端子に供給される。 またエンコーダ５における映像信号の補正等が
マイクロコンピユータを用いて行われている。す
なわち９はマイクロコンピユータであつて、この
コンピユータ９は中央処理回路（CPU）９１と、
CPU９１の動作プログラム等の書き込まれたリ
ードオンメモリ（ROM）９２、データの記憶等
を行うランダムアクセスメモリ（RAM）９３、
入出力回路９４等とから構成される。そして
CPU９１と、ROM９２、RAM９３との間がそ
れぞれアドレスバスライン９５、データバスライ
ン９６、コントロールバスライン９７で接続され
る。またCPU９１と入出力回路９４との間がデ
ータバスライン９５、コントロールバスライン９
６で接続される。なおこれらは１チツプのLSIで
構成される。 そしてこのコンピユータ９において同期信号発
生器４からの信号と、エンコーダ５からの信号と
が供給されてホワイトバランス調整等の補正信号
が形成され、この補正信号がエンコーダ５に供給
される。 さらにフエード時間設定用のボリユーム１０か
らの任意の電圧が比較回路１１に供給される。そ
れと共にコンピユータ９のRAM９３の第１の記
憶内容がDA変換回路１２に供給されてアナログ
信号とされ、この信号が比較回路１１に供給され
る。そしてこの比較出力がコンピユータ９に供給
されることにより、ボリユーム１０で設定された
電圧がAD変換されてRAM９３の第１の記憶番
地に読み込まれる。 またRAM９３の第２の記憶番地の内容がDA
変換回路１２を通じてサンプリングホールド回路
１３に供給されると共に、コンピユータ９からの
サンプリングパルスがサンプリングホールド回路
１３に供給されて、その番地の内容に応じた電圧
が形成される。この電圧が利得制御回路６に供給
される。 さらにVTR２のスタートストツプを制御する
スイツチ１４がコンピユータ９に接続され、コン
ピユータ９の出力端子がＴ型フリツプフロツプ１
５のトリガ端子に接続される。そしてフリツプフ
ロツプ１５のＱ出力端子に得られる信号がコンピ
ユータ９に供給されると共に、VTR制御端子１
６に出力される。そしてこの端子１６からの信号
がVTR２０の外部制御端子に供給されてこの信
号が高電位の期間にVTR２０が駆動される。 またVTR２０からのVTR２０がスタンバイ状
態にあるとき低電位になるスタンバイ信号が端子
１７を通じ、さらにインバータ１８を通じてフリ
ツプフロツプ１５のリセツト端子に供給される。 そしてROM９２には次のようなプログラムが
記憶されている。以下第２図のフローチヤート
（流れ図）に従つて説明する。 図において、プログラムがスタートすると、ス
テツプ〔１〕でスイツチ１４がオンされているか
否かの判別が行われ、オンされていない間はこの
ステツプ〔１〕が繰り返されている。そしてスイ
ツチ１４がオンされると、ステツプ〔２〕に進め
られてフエードインフエードアウトのプログラム
が実行される。 すなわちステツプ〔２〕においてボリユーム１
０で設定された電圧がAD変換されてRAM９３
の第１の記憶番地に読み込まれる。 次にステツプ〔３〕において読み込まれた電圧
が所定の値以上か否かが判別される。 そして所定の値以下のときは、ステツプ〔４〕
に進められてフリツプフロツプ１５にトリガ信号
が供給される。 さらにステツプ〔５〕において利得制御回路６
の利得を最大の値にするようなデジタル値、例え
ば“FF”（ただし、“ ”内の数字は16進値を示
し、Ｆ＝15である）がRAM９３の第２の記憶番
地に設定され、このデジタル値が出力されてDA
変換回路１２を通じてサンプリングホールド回路
１３に供給される。 そしてステツプ〔６〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給さ
れ、プログラムがストツプされる。 またステツプ〔３〕において所定の値以上のと
きは、ステツプ〔７〕に進められてフリツプフロ
ツプ１５の出力信号が高電位になつているか否か
が判別される。 そして出力信号が低電位のときは、ステツプ
〔８〕以下のフエードインのプログラムが実行さ
れる。 すなわちステツプ〔８〕において利得制御回路
６の利得を最小の値にするデジタル値“00”が第
２の記憶番地に設定され、このデジタル値が出力
されてDA変換回路１２を通じてサンプリングホ
ールド回路１３に供給される。 そしてステツプ
〔９〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給され
る。 次にステツプ〔10〕においてフリツプフロツプ
回路１５にトリガパルスが供給される。 さらにステツプ〔11〕において（第１の記憶番
地の内容）×Ｎ（ms）の遅延が行われる。 その後ステツプ〔12〕において第２の記憶番地
の内容が“１”加算され、このデジタル値が出力
されてDA変換回路１２を通じてサンプリングホ
ールド回路１３に供給される。 そしてステツプ〔13〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給され
る。 さらにステツプ〔14〕において第２の記憶番地
の内容が“FF”になつているか否かの判別が行
われ、なつていないときはステツプ〔11〕に戻さ
れる。 そして第２の記憶番地の内容が“FF”になる
と、プログラムがストツプされる。 またステツプ〔７〕において出力信号が高電位
のときは、ステツプ〔15〕以下のフエードアウト
のプログラムが実行される。 すなわちステツプ〔15〕において（第１の記憶
番地の内容）×Ｎ（ms）の遅延が行われる。 その後ステツプ〔16〕において第２の記憶番地
の内容が“１”減算され、このデジタル値が出力
されてDA変換回路１２を通じてサンプリングホ
ールド回路１３に供給される。 そしてステツプ〔17〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給され
る。 さらにステツプ〔18〕において第２の記憶番地
の内容が“00”になつているか否かの判別が行わ
れ、なつていないときはステツプ〔15〕に戻され
る。 そして第２の記憶番地の内容が“00”になると
ステツプ〔４〕に進められてフリツプフロツプ１
５にトリガ信号が供給される。 さらにステツプ〔５〕で第２の記憶番地に
“FF”が設定され、ステツプ〔６〕でこれに対応
した電圧がサンプリングホールドされてプログラ
ムがストツプされる。 従つてこの回路において、VTR２０が停止し
ている状態でスイツチ１４がオンされると、利得
制御回路６の利得が最小にされ、その後VTR制
御端子１６の信号が高電位にされる。そしてボリ
ユーム１０で設定された時間ごとに利得制御回路
６の利得が上昇される。 またVTR２０が駆動されている状態でスイツ
チ１４がオンされると、ボリユーム１０で設定さ
れた時間ごとに利得制御回路６の利得が低下さ
れ、利得が最小にされた後にVTR制御端子１６
の信号が低電位にされる。さらにその後で利得制
御回路６の利得は最大に戻される。 そしてこの場合に、利得の変化される段階の数
は“00”から“FF”までの256通りであり、この
利得がボリユーム１０で設定された時間ごとに１
段階ずつ変化されるので、ボリユーム１０を調整
することにより、フエードイン、フエードアウト
に要する時間の長さを決定することができる。 さらにボリユーム１０で設定された電圧が所定
の値以下のときは、フエードイン、フエードアウ
トを行わず、ただちにフリツプフロツプ１５が反
転されると共に、利得制御回路６の利得が最大に
される。 こうして映像信号のフエードイン、フエードア
ウトが行われるわけであるが、本発明によれば、
あらかじめボリユームにてフエードイン、フエー
ドアウトの時間を設定しておくことにより、以後
はVTRの制御スイツチを操作するのみで、自動
的にフエードイン、フエードアウトを行うことが
できる。さらにボリユームを調整することによ
り、フエードイン、フエードアウトの時間を任意
に定めることができると共に、設定された時間は
ボリユームを再調整しない限り、常に一定の値と
することができる。 なお録画中にボリユームを調整してフエードイ
ンとフエードアウトとの時間を異ならせることも
できる。 また利得制御用の信号を音声信号系（図示せ
ず）の利得制御回路にも供給して、画像と音声を
同時にフエードイン、フエードアウトすることも
できる。
ールド回路１３にサンプリングパルスが供給され
る。 次にステツプ〔10〕においてフリツプフロツプ
回路１５にトリガパルスが供給される。 さらにステツプ〔11〕において（第１の記憶番
地の内容）×Ｎ（ms）の遅延が行われる。 その後ステツプ〔12〕において第２の記憶番地
の内容が“１”加算され、このデジタル値が出力
されてDA変換回路１２を通じてサンプリングホ
ールド回路１３に供給される。 そしてステツプ〔13〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給され
る。 さらにステツプ〔14〕において第２の記憶番地
の内容が“FF”になつているか否かの判別が行
われ、なつていないときはステツプ〔11〕に戻さ
れる。 そして第２の記憶番地の内容が“FF”になる
と、プログラムがストツプされる。 またステツプ〔７〕において出力信号が高電位
のときは、ステツプ〔15〕以下のフエードアウト
のプログラムが実行される。 すなわちステツプ〔15〕において（第１の記憶
番地の内容）×Ｎ（ms）の遅延が行われる。 その後ステツプ〔16〕において第２の記憶番地
の内容が“１”減算され、このデジタル値が出力
されてDA変換回路１２を通じてサンプリングホ
ールド回路１３に供給される。 そしてステツプ〔17〕においてサンプリングホ
ールド回路１３にサンプリングパルスが供給され
る。 さらにステツプ〔18〕において第２の記憶番地
の内容が“00”になつているか否かの判別が行わ
れ、なつていないときはステツプ〔15〕に戻され
る。 そして第２の記憶番地の内容が“00”になると
ステツプ〔４〕に進められてフリツプフロツプ１
５にトリガ信号が供給される。 さらにステツプ〔５〕で第２の記憶番地に
“FF”が設定され、ステツプ〔６〕でこれに対応
した電圧がサンプリングホールドされてプログラ
ムがストツプされる。 従つてこの回路において、VTR２０が停止し
ている状態でスイツチ１４がオンされると、利得
制御回路６の利得が最小にされ、その後VTR制
御端子１６の信号が高電位にされる。そしてボリ
ユーム１０で設定された時間ごとに利得制御回路
６の利得が上昇される。 またVTR２０が駆動されている状態でスイツ
チ１４がオンされると、ボリユーム１０で設定さ
れた時間ごとに利得制御回路６の利得が低下さ
れ、利得が最小にされた後にVTR制御端子１６
の信号が低電位にされる。さらにその後で利得制
御回路６の利得は最大に戻される。 そしてこの場合に、利得の変化される段階の数
は“00”から“FF”までの256通りであり、この
利得がボリユーム１０で設定された時間ごとに１
段階ずつ変化されるので、ボリユーム１０を調整
することにより、フエードイン、フエードアウト
に要する時間の長さを決定することができる。 さらにボリユーム１０で設定された電圧が所定
の値以下のときは、フエードイン、フエードアウ
トを行わず、ただちにフリツプフロツプ１５が反
転されると共に、利得制御回路６の利得が最大に
される。 こうして映像信号のフエードイン、フエードア
ウトが行われるわけであるが、本発明によれば、
あらかじめボリユームにてフエードイン、フエー
ドアウトの時間を設定しておくことにより、以後
はVTRの制御スイツチを操作するのみで、自動
的にフエードイン、フエードアウトを行うことが
できる。さらにボリユームを調整することによ
り、フエードイン、フエードアウトの時間を任意
に定めることができると共に、設定された時間は
ボリユームを再調整しない限り、常に一定の値と
することができる。 なお録画中にボリユームを調整してフエードイ
ンとフエードアウトとの時間を異ならせることも
できる。 また利得制御用の信号を音声信号系（図示せ
ず）の利得制御回路にも供給して、画像と音声を
同時にフエードイン、フエードアウトすることも
できる。
第１図は本発明の一例の構成図、第２図はその
説明のための図である。 １は被写体、３は撮像管、４は同期信号発生
器、５はカラーエンコーダ、６は利得制御回路、
９はマイクロコンピユータ、１０は時間設定用ボ
リユーム、１１は比較回路、１２はDA変換回
路、１３はサンプリングホールド回路、１４は
VTR制御用スイツチ、１５はフリツプフロツプ
回路、２０はVTRである。
説明のための図である。 １は被写体、３は撮像管、４は同期信号発生
器、５はカラーエンコーダ、６は利得制御回路、
９はマイクロコンピユータ、１０は時間設定用ボ
リユーム、１１は比較回路、１２はDA変換回
路、１３はサンプリングホールド回路、１４は
VTR制御用スイツチ、１５はフリツプフロツプ
回路、２０はVTRである。
Claims (1)
- １ 撮像手段からの映像信号を利得制御回路を通
じて取り出し、第１の記憶装置の第１の記憶番地
に記憶された値をDA変換回路及びサンプルホー
ルド回路を介して上記利得制御回路に供給すると
共に、上記値に応じて上記利得制御回路の利得を
制御し、外部記憶装置の動作を制御する制御信号
を形成するようにしたテレビカメラの制御方法に
おいて、フエードイン及びフエードアウトのタイ
ミングを外部から設定するようになし、この設定
信号を上記第１の記憶装置の第２の記憶番地に記
憶し、記録開始信号が供給されたときは、上記第
１の記憶装置の第１の記憶番地の記憶内容が上記
利得制御回路の利得を最小値にする値とされ、そ
の後上記制御信号を上記外部記録装置が記録状態
となるような信号とされると共に、上記第１の記
憶装置の第１の記憶番地の内容が上記第１の記憶
装置の第２の記憶番地に記憶された内容に応じた
所定のタイミングで増加され、上記利得制御回路
の利得がこのタイミングで増加させてフエードイ
ン動作が行われ、記録終了信号が供給されたとき
は上記第１の記憶装置の第１の記憶番地の内容が
上記所定のタイミングで減少され、上記第１の記
憶装置の第１の記憶番地の内容が上記利得制御回
路の利得を最小値にする値とされフエードアウト
動作がおこなわれた後に上記制御信号を上記外部
記録装置が停止状態となるような信号とされ、こ
れらの動作が中央処理回路によつて第２の記憶装
置に記憶されたプログラムに従つて行われるよう
になされたテレビカメラの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8850479A JPS5612177A (en) | 1979-07-11 | 1979-07-11 | Television camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8850479A JPS5612177A (en) | 1979-07-11 | 1979-07-11 | Television camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5612177A JPS5612177A (en) | 1981-02-06 |
| JPH0127631B2 true JPH0127631B2 (ja) | 1989-05-30 |
Family
ID=13944646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8850479A Granted JPS5612177A (en) | 1979-07-11 | 1979-07-11 | Television camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5612177A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182684A (ja) * | 1983-04-01 | 1984-10-17 | Nippon Kogaku Kk <Nikon> | 映像信号記録装置 |
| JP2973420B2 (ja) * | 1988-03-30 | 1999-11-08 | キヤノン株式会社 | ビデオ・カメラ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547528B2 (ja) * | 1973-12-20 | 1979-04-07 | ||
| JPS5126272A (ja) * | 1974-08-24 | 1976-03-04 | Hiroyuki Yamato | Anaakimensetsudansochi |
| JPS5131009U (ja) * | 1974-08-29 | 1976-03-06 |
-
1979
- 1979-07-11 JP JP8850479A patent/JPS5612177A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5612177A (en) | 1981-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4340903A (en) | Television camera | |
| JPH05304639A (ja) | 映像システムの画面安定化装置及び方法 | |
| JPS6043707B2 (ja) | 位相変換装置 | |
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| JPH0127631B2 (ja) | ||
| JPS6237873B2 (ja) | ||
| JP2000125186A (ja) | ディジタルカメラ | |
| JPH07154693A (ja) | 文字表示装置及びその文字表示方法 | |
| JPH0126225B2 (ja) | ||
| JP2003116044A (ja) | データ変更方法及びそれを使った電子装置 | |
| JPH02121143A (ja) | タイマー機能付きｖｔｒ装置 | |
| US6323916B1 (en) | Serial data transfer device | |
| JPH0312837B2 (ja) | ||
| JP2737346B2 (ja) | 映像信号の時間差補正装置 | |
| JPS6187491A (ja) | 色信号処理回路 | |
| JPH0449781A (ja) | テレビジョン画像表示装置 | |
| JPH0678259A (ja) | 映像信号記録装置 | |
| JP3260747B2 (ja) | 電子的撮像装置 | |
| JP2672578B2 (ja) | 静止画再生回路 | |
| JP2000287123A (ja) | 電子的撮像装置 | |
| JPS6043708B2 (ja) | フレ−ムシンクロナイザの自動制御方式 | |
| KR910006031Y1 (ko) | 디지탈 영상처리 시스템에서 정지화면의 프레임 및 필드 메모리 선택회로 | |
| JPS58215891A (ja) | 自動ホワイトバランスシステム | |
| JP3305014B2 (ja) | 撮像装置 | |
| JPH0686126A (ja) | 撮像装置 |