JPH01291336A - データ誤り訂正システム - Google Patents

データ誤り訂正システム

Info

Publication number
JPH01291336A
JPH01291336A JP63121423A JP12142388A JPH01291336A JP H01291336 A JPH01291336 A JP H01291336A JP 63121423 A JP63121423 A JP 63121423A JP 12142388 A JP12142388 A JP 12142388A JP H01291336 A JPH01291336 A JP H01291336A
Authority
JP
Japan
Prior art keywords
information
correcting
input
data
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63121423A
Other languages
English (en)
Inventor
Yasuo Nakamura
中村 泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP63121423A priority Critical patent/JPH01291336A/ja
Publication of JPH01291336A publication Critical patent/JPH01291336A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ誤り訂正システムに関し、特に周辺装置
のデバイス詳細情報をもとに周辺装置から読出されたデ
ータの誤りビットを訂正するようにした誤り訂正方式を
採用する情報処理システムにおりるデータ誤り訂正シス
テムに関する。
従来技術 従来、この種の誤り訂正方式を採用する情報処理システ
ムにおいては、中央処理装置からの動作指示である入出
力命令により周辺装置からデータが読出されるが、この
入出力命令の実行結果としてのデバイス状態情報の報告
により動作異常が検出されると、中央処理装置から周辺
装置にあるデバイス詳細情報を収集する入出力命令が発
行される。
入出力装置はこのデバイス詳細情報を収集する入出力命
令を受取ると、それを実行して主記憶装置へこの収集し
たデバイス詳細情報を転送する。
この主記憶装置へ転送格納されたデバイス詳細情報はオ
ペレーティングシステムにより解析され、その解析結果
により訂正可能なビット誤りであることが判明すると、
主記憶上のデータ誤り位置を演算処理装置により計算し
、データ誤りがオペレーティングシステムにより訂正処
理されるようになっている。
この様に、従来のデータ誤り訂正方式では、データ誤り
の位置算出やデータ訂正処理等をオペレーティングシス
テムにより制御しているので、データ訂正処理の間は他
のプログラムの実行が不可能であり、またオペレーティ
ングシステムに負担かかかるという欠点がある。
発明の目的 そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、オペ
レーティングシステムに負担をがけることなく、またプ
ログラムの実行を効率良く行うことが可能な入出力装置
を提供することにある。
発明の構成 本発明によれば、中央処理装置からの入出力命令により
周辺装置から読出されたデータに訂正可能なビット誤り
が存在するときに、前記周辺装置のデバイス詳細情報を
もとに前記データを訂正するようにしたデータ誤り訂正
システムであって、入出力処理装置において前記周辺装
置の動作異常時にその周辺装置のデバイス詳細情報を読
出してこれを判定する手段と、この判定結果により前記
データの訂正情報を生成する手段とを設け、主記憶装置
において、前記訂正情報により前記データの誤りを訂正
する手段を設けたことを特徴とするデータ誤り訂正シス
テムが得られる。
実施例 以下に図面を参照して本発明の詳細な説明する。
第1図は本発明の実施例のシステムブロック図であり、
第2図は第1図の実施例を適用した情報処理システムの
ブロック図である。
先ず第2図を参照するに、システム制御装置2は演算処
理装置1、主記憶装置5及び入出力処理装置3を夫々コ
ントロールするものであり、入出力処理装置は周辺装置
4をコントロールしている。
第1図は第2図における入出力処理装置3及び主記憶装
置5の具体的実施例を示す図である。入出力処理装置3
は、入出力命令レジスタ31、制御部32、DSB (
デバイス状態情報)判定部33、センス(デバイス詳細
)情報判定部34、訂正情報生成部35及びセレクタ3
6を含んで構成されている。
入出力命令レジスタ31は中央処理装置からのデータ転
送を伴う入出力命令を受けてこれを格納し、制御部32
からの送出指示に応答して格納した入出力命令を周辺装
置4へ送出する。当該入出力命令に伴うデータ転送終了
後、その実行結果であるデバイス状態情報が周辺装置4
からDSB判定部33へ送られ解析される。その解析結
果が制御部32へ通知される。
その結果、前述の入出力命令の実行が正常終了でかつ当
該入出力命令に連鎖が指定されていなければ、制御部3
2は中央処理装置に対して当該デバイス状態情報をセレ
クタ36を介して転送し、これか、完了すると割込みを
中央処理装置へ通知する。入出力命令に連鎖か指定され
ていれば、次の入出力命令が入出力処理装置3へ導出さ
れる。
デバイス状態情報の解析結果により異常が判明ずれは、
制御部32はセレクタ36に対してDSB判定部33の
出力を選択するよう指示する6よって、セレクタ36か
らは異常を表示したデバイス状態情報が中央処理装置へ
転送され、同じ様に中央処理装置へ割込みがかけられる
。その結果、中央処理装置は入出力装置3に対してセン
スコマンドを発行してこれを入出力命令レジスタ31へ
送出する。
このセンスコマンドを受取った入出力命令レジスタ31
はこのセスコマンドを周辺装置4へ送出する。このセン
スコマンドの実行結果としてのデバイス詳細情報はセン
ス情報判定部34へ一時格納されその内容か判定される
。このセンスコマンドの実行結果であるデバイス状態情
報がDSB判定部33へ入力され、その情報が解析され
る。その結果、センスコマンドが正常に終了した場合、
制御部32に正常終了の旨が報告される。
このとき、センス情報判定部34はセンス情報であるデ
バイス詳細情報を判定解析し、訂正可能なデータ誤りで
あることが判明すると、訂正情報生成部IM35に対し
て必要なデータを送出する。
この必要なデータを受すな訂正情報生成部35は訂正情
報の生成を完了すると、その旨を制御部32へ通知する
。制御回路32はこの通知に応答して生成された訂正情
報をセレクタ36を介して主記憶装置5へ転送する。
ここで、主記憶装置5は主記憶部51、訂正部52、主
記憶制御部53を有しており、訂正情報は主記憶制御部
53を介して訂正部52へ送られる。訂正部52は訂正
情報に従って訂正処理を行うことになる。
主記憶制御部53は訂正処理の完了に応答して制御部3
2に対して訂正の完了を通知する。制御部32はこれに
応答してセンス情報判定部34内に一時格納されている
センス情報をセレクタ36を介して中央処理装置へ送出
する。この送出が完了すると、制御部32はDSB判定
部33に一時格納されているテバイス状態情報をセレク
タ36を介して中央処理装置へ送出する。しかる後に制
御部32は中央処理装置へ割込みをなす。
発明の効果 この様に、本発明によれば、周辺装置からのデ  ・−
タ転送時のデータ誤り処理をオペレーティングシステム
にてなす代りに、訂正情報を入出力処理装置で生成し、
この訂正情報をともとに主記憶内で誤り訂正をなすよう
にしたので、システムのオーバーヘッドの減少やオペレ
ーティングシステムの負担軽減か図れると共に、システ
ムの処理効率を向上させることかできるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は本発明
の実施例が適用される情報処理システムのブロック図で
ある。 主要部分の符号の説明 3・・・・・入出力処理装置 4・・・・・・周辺装置 5・・・・・・主記憶装置 33・・・・・・DSB判定部 34・・・・・・センス情報判定部 52・・・・・・訂正部

Claims (1)

    【特許請求の範囲】
  1. (1)中央処理装置からの入出力命令により周辺装置か
    ら読出されたデータに訂正可能なビット誤りが存在する
    ときに、前記周辺装置のデバイス詳細情報をもとに前記
    データを訂正するようにしたデータ誤り訂正システムで
    あって、入出力処理装置において前記周辺装置の動作異
    常時にその周辺装置のデバイス詳細情報を読出してこれ
    を判定する手段と、この判定結果により前記データの訂
    正情報を生成する手段とを設け、主記憶装置において、
    前記訂正情報により前記データの誤りを訂正する手段を
    設けたことを特徴とするデータ誤り訂正システム。
JP63121423A 1988-05-18 1988-05-18 データ誤り訂正システム Pending JPH01291336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63121423A JPH01291336A (ja) 1988-05-18 1988-05-18 データ誤り訂正システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63121423A JPH01291336A (ja) 1988-05-18 1988-05-18 データ誤り訂正システム

Publications (1)

Publication Number Publication Date
JPH01291336A true JPH01291336A (ja) 1989-11-22

Family

ID=14810777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63121423A Pending JPH01291336A (ja) 1988-05-18 1988-05-18 データ誤り訂正システム

Country Status (1)

Country Link
JP (1) JPH01291336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009476A1 (de) * 1997-08-14 1999-02-25 Rolf Wadewitz Elektronisches datenerfassungsverfahren und datenverarbeitungssystem

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009476A1 (de) * 1997-08-14 1999-02-25 Rolf Wadewitz Elektronisches datenerfassungsverfahren und datenverarbeitungssystem

Similar Documents

Publication Publication Date Title
JPH0237431A (ja) パリティチェック装置
JPH01291336A (ja) データ誤り訂正システム
JPH01291337A (ja) 入出力処理装置
EP0655686B1 (en) Retry control method and device for control processor
JP2688368B2 (ja) エラーアドレス収集方式
JPH0135369B2 (ja)
US4587654A (en) System for processing machine check interruption
JPH11119992A (ja) ファームウェアのトレース制御装置
JPH0353370A (ja) 情報処理装置の並列処理装置
JPS61288232A (ja) 出力命令制御方式
JPH02114336A (ja) マイクロプログラム制御装置
JPS61187044A (ja) 情報処理装置
JPS63143653A (ja) 情報処理システムの入出力割込み方式
JPS61151746A (ja) デ−タエラ−の処理方法
JPH05204680A (ja) 情報処理装置の誤動作防止方式
JPS6270947A (ja) デバグ割込み制御方式
JPH0566817A (ja) ロボツトの制御装置
JPS6362048A (ja) マイクロプログラム実行履歴登録方式
JPH04299742A (ja) 割込み制御装置
JPS6355652A (ja) 入出力装置制御回路
JP2000181810A (ja) 周辺制御処理装置
JPH06266639A (ja) 情報処理ワークステーションシステム
JPH03139716A (ja) ディスク制御装置
JPH0675789A (ja) 情報処理装置
JPS61194533A (ja) マイクロプログラム処理装置