JPH01293596A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH01293596A JPH01293596A JP63124324A JP12432488A JPH01293596A JP H01293596 A JPH01293596 A JP H01293596A JP 63124324 A JP63124324 A JP 63124324A JP 12432488 A JP12432488 A JP 12432488A JP H01293596 A JPH01293596 A JP H01293596A
- Authority
- JP
- Japan
- Prior art keywords
- thick
- film electrode
- film
- soldered
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、混成集積回路装置に関するものである。
従来の技術
従来、混成集積回路装置は、第２図ａ、ｂに示す様な構
成であった。第２図ａ、ｂに於いて、９はアルミナ基板
、１ｏは１回の印刷焼成により形成しだ厚膜電極である
。１１はリードはんだ件部のみに、２回の印刷焼成によ
り形成した厚膜電極、１２は保護ガラスで、はんだ付は
部分を除く厚膜電極１０及び印刷抵抗１６を覆っている
。又、リード端子１４及びチップ部品１３を付けるため
に、はんだ１５が用いられている。
成であった。第２図ａ、ｂに於いて、９はアルミナ基板
、１ｏは１回の印刷焼成により形成しだ厚膜電極である
。１１はリードはんだ件部のみに、２回の印刷焼成によ
り形成した厚膜電極、１２は保護ガラスで、はんだ付は
部分を除く厚膜電極１０及び印刷抵抗１６を覆っている
。又、リード端子１４及びチップ部品１３を付けるため
に、はんだ１５が用いられている。
発明が解決しようとする課題
この様な従来の構造では、厚膜電極１ｏにはんだ付けす
る際に厚膜電極１０の電極材料中の銀がはんだに移行す
ることにより、特に細いパターンの場合アルミナ基板９
と厚膜電極１ｏの接着強度が低下し、しいては、はんだ
付は強度が低下し断線してしまう。しかしはんだ付は以
外の印刷抵抗１６部分の膜厚は、厚いことを必要とせず
、印刷抵抗１６は厚膜電極１０の膜厚が薄い方が抵抗値
のバラツキが小さく、はんだ付は部と相反する条件を必
要としていた。
る際に厚膜電極１０の電極材料中の銀がはんだに移行す
ることにより、特に細いパターンの場合アルミナ基板９
と厚膜電極１ｏの接着強度が低下し、しいては、はんだ
付は強度が低下し断線してしまう。しかしはんだ付は以
外の印刷抵抗１６部分の膜厚は、厚いことを必要とせず
、印刷抵抗１６は厚膜電極１０の膜厚が薄い方が抵抗値
のバラツキが小さく、はんだ付は部と相反する条件を必
要としていた。
本発明はこの様な条件を満たすことを目的とするもので
ある。
ある。
課題を解決するだめの手段
この目的を達成するために本発明は、強度が必要なリー
ド端子、チップ部品のはんだ付けする厚膜電極部分を電
極材料を複数回重ねて印刷することにより形成し、この
厚膜電極部分に保護ガラス膜が部分的に重なるように形
成したものである。
ド端子、チップ部品のはんだ付けする厚膜電極部分を電
極材料を複数回重ねて印刷することにより形成し、この
厚膜電極部分に保護ガラス膜が部分的に重なるように形
成したものである。
作用
この構成により、厚膜電極材料の使用量を減少でき、し
かも抵抗値のバラツキを抑え、又、はんだ付は部の強度
が低下するのを防ぐことができる。
かも抵抗値のバラツキを抑え、又、はんだ付は部の強度
が低下するのを防ぐことができる。
実施例
第１図ａ、ｂは本発明の一実施例による混成集積回路装
置の要部を示す図で、図において、１はアルミナ基板、
２はこのアルミナ基板１上に所定のパターンとなるよう
に１回の印刷と焼付けで構成した厚膜電極である。３は
この厚膜電極２上のはんだ付は部分に印刷と焼付けによ
り形成した厚膜電極、４は保護ガラスで、第１図＆の点
線で示すように、はんだ付は部分を除いて厚膜電極２及
び厚膜電極３の端部上を覆うように形成されている。５
は電極部を厚膜電極３にばんだ７により接続することに
より実装したチップ部品、ｅは外部へのリード引出し部
としてのリード端子で、所定の厚膜電極３にはんだ了に
より接続されている。
置の要部を示す図で、図において、１はアルミナ基板、
２はこのアルミナ基板１上に所定のパターンとなるよう
に１回の印刷と焼付けで構成した厚膜電極である。３は
この厚膜電極２上のはんだ付は部分に印刷と焼付けによ
り形成した厚膜電極、４は保護ガラスで、第１図＆の点
線で示すように、はんだ付は部分を除いて厚膜電極２及
び厚膜電極３の端部上を覆うように形成されている。５
は電極部を厚膜電極３にばんだ７により接続することに
より実装したチップ部品、ｅは外部へのリード引出し部
としてのリード端子で、所定の厚膜電極３にはんだ了に
より接続されている。
８は両端部が厚膜電極２と重なり合うように印刷・焼付
けによりアルミナ基板１上に形成した抵抗体であり、こ
の抵抗体８は保護ガラス４により覆われている。
けによりアルミナ基板１上に形成した抵抗体であり、こ
の抵抗体８は保護ガラス４により覆われている。
このように本実施例においては、所定の回路パターンを
形成する厚膜電極２上のはんだ付けされる部分に、厚膜
電極２の形成時とは別に印刷・焼付けを行うことにより
厚膜電極３を形成し、その厚膜電極３上においてはんだ
了によりチップ部品５やリード端子６を接続し、そして
厚膜電極３のはんだ７が付着しない端部に重なるように
、保護ガラス４を形成している。
形成する厚膜電極２上のはんだ付けされる部分に、厚膜
電極２の形成時とは別に印刷・焼付けを行うことにより
厚膜電極３を形成し、その厚膜電極３上においてはんだ
了によりチップ部品５やリード端子６を接続し、そして
厚膜電極３のはんだ７が付着しない端部に重なるように
、保護ガラス４を形成している。
発明の効果
以上のように本発明によれば、混成集積回路装置におけ
る厚膜電極のはんだ付けされる部分のみにさらに別の厚
膜電極を形成しており、銀の移行によるはんだ付は強度
の低下全抑えることができる。又、膜厚を厚くすること
が必要でない部分は一回の印刷・焼付けによる厚膜電極
であるため、厚膜電極材料の使用量を減少させ、抵抗値
のバラツキを抑えることができる。
る厚膜電極のはんだ付けされる部分のみにさらに別の厚
膜電極を形成しており、銀の移行によるはんだ付は強度
の低下全抑えることができる。又、膜厚を厚くすること
が必要でない部分は一回の印刷・焼付けによる厚膜電極
であるため、厚膜電極材料の使用量を減少させ、抵抗値
のバラツキを抑えることができる。
第１図ａは本発明の一実施例による混成集積回路装置の
要部を示す平面図、第１図すは第１図のＡ−Ａ’で切断
した断面図、第２図４は従来の混成集積回路装置の要部
を示す平面図、第２図すは第２図ａのＢ −Ｂ’で切断
した断面図である。 １・ ・・アルミナ基板、２，３・・・・・・厚膜電極
、４・・・・・・保護ガラス、５・・・・・・チップ部
品、６・・・・・・ＩＪ、−ド端子、ア・・・・・はん
だ、８・・・・・抵抗体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ノー
−−ア、ｔ／ミナ五、役 ４−−−ｈｊｆ−蹟力゛ラス ６−−チツブ冑？’ａ＋ ６−−−リー）′：藻チ ア −−−＋コんた゛ ８−ａ抗イード； 第 １ 図
要部を示す平面図、第１図すは第１図のＡ−Ａ’で切断
した断面図、第２図４は従来の混成集積回路装置の要部
を示す平面図、第２図すは第２図ａのＢ −Ｂ’で切断
した断面図である。 １・ ・・アルミナ基板、２，３・・・・・・厚膜電極
、４・・・・・・保護ガラス、５・・・・・・チップ部
品、６・・・・・・ＩＪ、−ド端子、ア・・・・・はん
だ、８・・・・・抵抗体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ノー
−−ア、ｔ／ミナ五、役 ４−−−ｈｊｆ−蹟力゛ラス ６−−チツブ冑？’ａ＋ ６−−−リー）′：藻チ ア −−−＋コんた゛ ８−ａ抗イード； 第 １ 図
Claims (1)
- はんだ付けされる厚膜電極部分を電極材料を複数回重ね
て印刷することにより形成し、この厚膜電極部分に保護
ガラス膜が部分的に重なるように形成した混成集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124324A JPH01293596A (ja) | 1988-05-20 | 1988-05-20 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124324A JPH01293596A (ja) | 1988-05-20 | 1988-05-20 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293596A true JPH01293596A (ja) | 1989-11-27 |
Family
ID=14882522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124324A Pending JPH01293596A (ja) | 1988-05-20 | 1988-05-20 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0529298A3 (en) * | 1991-08-23 | 1994-08-10 | Du Pont | Method for making thick film/solder joints |
-
1988
- 1988-05-20 JP JP63124324A patent/JPH01293596A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0529298A3 (en) * | 1991-08-23 | 1994-08-10 | Du Pont | Method for making thick film/solder joints |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7382451B2 (ja) | チップ抵抗器 | |
| JPH01293596A (ja) | 混成集積回路装置 | |
| JPS62194607A (ja) | セラミックコンデンサ | |
| US5864263A (en) | Dielectric filter with protective film covering the edges of the input/output electrodes and external electrode | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH02265207A (ja) | チップ抵抗器 | |
| JPH01261247A (ja) | 低融点ガラス接着による接合体の製造方法，及び接着体 | |
| JP3983392B2 (ja) | チップ型部品 | |
| JPS63253659A (ja) | 厚膜混成集積回路装置 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH04206683A (ja) | 配線基板の製造方法 | |
| JPS599951A (ja) | 多層セラミツク基板のリ−ドピン取付構造 | |
| JPH0710024B2 (ja) | 電子部品用基板 | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JP2000261123A (ja) | チップ抵抗器の実装構造およびチップ抵抗器の実装方法 | |
| JPH0238462Y2 (ja) | ||
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JP2000091102A (ja) | トリマブルチップ抵抗器 | |
| JPH0126082Y2 (ja) | ||
| JPH0677001A (ja) | チップ状電子部品及びその製造方法 | |
| JPS63302594A (ja) | 厚膜導体電極の形成方法 | |
| KR960042805A (ko) | 박막형 칩 저항기의 퓨즈형 안전장치 | |
| JPH07211994A (ja) | 面実装ハイブリッドｉｃ | |
| JPH03138901A (ja) | チップ抵抗器 | |
| JPH11219846A (ja) | 表面実装部品とその製造方法 |