JPH01295403A - チップバリスタ - Google Patents

チップバリスタ

Info

Publication number
JPH01295403A
JPH01295403A JP63259223A JP25922388A JPH01295403A JP H01295403 A JPH01295403 A JP H01295403A JP 63259223 A JP63259223 A JP 63259223A JP 25922388 A JP25922388 A JP 25922388A JP H01295403 A JPH01295403 A JP H01295403A
Authority
JP
Japan
Prior art keywords
resistor
chip
layer
paste
chip varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63259223A
Other languages
English (en)
Other versions
JP2757305B2 (ja
Inventor
Masahiko Kawase
政彦 川瀬
Kazuyoshi Nakamura
和敬 中村
Hiroaki Taira
浩明 平
Kunisaburo Tomono
伴野 国三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63259223A priority Critical patent/JP2757305B2/ja
Publication of JPH01295403A publication Critical patent/JPH01295403A/ja
Application granted granted Critical
Publication of JP2757305B2 publication Critical patent/JP2757305B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はチップバリスタに関し、特にセラミックから
なる抵抗体の内部に内部電極が形成されたチップバリス
タに関する。
(従来技術) 第2図はこの発明の背景となる従来のチップバリスタの
一例を示す断面図である。このチップバリスタ1では、
抵抗体2の内部に内部電極3,3.3が形成され、抵抗
体2の両端面に外部電極4.4が別々の内部電極3に接
続されるように形成されている。
このチップバリスタ1では、外部電極4,4間において
抵抗体2が露出しているので、その露出した部分に漏れ
電流が流れ、そのため、サージ耐量が小さかった。
さらに、このチップバリスタ1では、外部電極4.4の
表面に、はんだ付けしやすくするための耐熱性を有する
Ni層やはんだが付きやすいSn層、Pb層などの電解
めっき層を形成しようとすれば、電解めっきにおける電
流が抵抗体2の露出した部分にも流れるため、電解めっ
き層が抵抗体2の露出した部分の表面にも形成されてし
まい、そのため、外部電極4.4間が短絡されてしまう
場合がある。
また、このチップバリスタlでは、抵抗体2がセラミッ
クからなりその露出した表面にポアーが多いので、耐湿
性も悪かった。
そこで、サージ耐量が大きく、外部電極の表面のみに電
解めっき層を形成することができ、耐湿性のよい、チッ
プバリスタが考え出された。
第3図はサージ耐量などが改善された従来のチップバリ
スタの一例を示す断面図である。
第3図に示すチップバリスタlでは、第2図に示すチッ
プバリスタと比べて、特に、抵抗体2の露出した部分の
表面に、ガラスペーストなどの絶縁ペーストを塗布し焼
き付けることによって絶縁層5が形成されている。第3
図に示すチップバリスタ1では、外部電極4.4間にお
いて抵抗体2の表面に絶縁層5が形成されているため、
漏れ電流が少なくなってサージ耐量が太き(なり、外部
電極の表面のみに電解めっき層を形成することができる
ようになり、しかも、耐湿性もよくなる。
(発明が解決しようとする問題点) ところが、第3図に示す従来例では、絶縁層を形成する
際、絶縁層の材料が絶縁体であるため、外部電極を形成
した後で抵抗体の露出した部分の表面のみにすなわち微
小部分に絶縁ペーストを塗布しなければならないので、
製造するのが困難であった。しかも、第3図に示す従来
例では、抵抗体と絶縁層との間に隙間が生じて絶縁層が
剥離したり、抵抗体と絶縁層との熱膨張係数の違いによ
って絶縁層にクランクが生じたりするというように、破
損しやすく耐久性が悪かった。
それゆえに、この発明の主たる目的は、サージ耐量が太
き(、耐湿性および耐久性がよく、しかも、簡単に製造
することができ、外部電極の表面のみに電解めっき層を
形成することができる、チップバリスタを提供すること
である。
(問題点を解決するための手段) この発明は、ZnOを主成分とする抵抗体と、抵抗体の
内部に形成される内部電極と、抵抗体の端面に形成され
内部電極に電気的に接続される外部電極とを含むチップ
バリスタであって、抵抗体の表面が高抵抗化されている
、チップバリスタである。
(作用) 抵抗体の表面部分が高抵抗層として形成されるため、漏
れ電流が少な(なる。そのため、サージ耐量が大きくな
る。
また、抵抗体の表面部分を高抵抗層として形成するため
には、抵抗体の表面にLi、NaおよびKの少なくとも
一方が熱拡散されるが、それによって、抵抗体の表面の
ポアーが小さくなる。そのため、耐湿性が向上する。
さらに、抵抗体の表面部分が高抵抗層として形成される
ので、抵抗体と高抵抗層との間に隙間が生じなく、かつ
、抵抗体と高抵抗層との熱膨張係数もあまり変わらない
。そのため、耐久性もよくなる。
しかも、高抵抗層を形成する際、絶縁ペーストを微小部
分に塗布する必要がないので、チップバリスタを簡単に
製造することができる。
また、高抵抗層の表面には、電解めっき層が形成されな
い。そのため、外部電極の表面のみに電解めっき層を形
成することができる。
(発明の効果) この発明によれば、サージ耐量が大きく、耐湿性および
耐久性がよく、しかも、簡単に製造することができ、外
部電極の表面のみに電解めっき層を形成することができ
る、チップバリスタを得ることができる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
(実施例) 第1A図および第1B図は、それぞれ、この発明の一実
施例を示し、第1A図はその斜視図であり、第1B図は
第1A図の線I B−I Bにおける断面図である。
このチップバリスタ10は、ZnOを主成分とする抵抗
体12を含む。この抵抗体12の内部には、3つの内部
電極14a、14bおよび14cが間隔を隔てて対向す
るように形成される。この場合、外側の内部電極14a
および14cは、その一端面が抵抗体12の一方端面か
ら露出するように形成される。また、中央の内部電極1
4bは、その一端面が抵抗体12の他方端面から露出す
るように形成される。
この抵抗体12および内部電極143〜14cは、抵抗
体の材料となりZnOを主成分とするセラミックグリー
ンシートの一方主面に内部電極の材料となるたとえばA
g−Pdなとの高融点電極材料を塗布したものを複数枚
重ねて積層チップを形成し、さらに、その積層チップを
焼成することによって形成される。なお、この場合、外
側の一方のセラミックグリーンシートには電極材料が塗
布されなくてもよい。
さらに、この抵抗体12は、その表面にLi。
NaおよびKの少なくとも一方を熱処理することによっ
て、その表面部分が高抵抗層16として形成される。す
なわち、抵抗体12の表面にLl。
NaおよびKの少なくとも一方を熱拡散することによっ
て、Li、NaおよびKの少なくとも一方が抵抗体12
中のZnOと反応してその部分の伝導電子を捕獲するの
で、その部分の抵抗値が高くなり、その部分が高抵抗層
16として形成されるのである。この場合、抵抗体12
の表面に、Li2 O,Nag Oおよびに20の少な
くとも一方からなるペーストを塗布した後、たとえば4
00℃〜1200℃で熱処理することによって拡散し、
抵抗体12の表面部分が高抵抗層16として形成される
さらに、抵抗体12の一方端面および他方端面には、外
部電極18aおよび18bがそれぞれ形成される。この
場合、外部電極18aは内部電極14aおよび14cに
、外部電極18bは内部電極14bに、それぞれ、電気
的に接続されるように形成される。これらの外部電極1
8aおよび18bは、たとえば銀などの電極材料を抵抗
体12の両端面に焼き付けることによって形成される。
このチップバリスタ10では、抵抗体12の表面にLi
、NaおよびKの少なくとも一方を熱拡散することによ
って抵抗体12の表面部分が高抵抗層16として形成さ
れているので、漏れ電流が小さ(なってサージ耐量が大
きく、耐湿性および耐久性もよい。
しかも、このチップバリスタ10では、抵抗体12の露
出した微小部分に絶縁ペーストを塗布するという煩雑な
作業が不要なので、簡単に製造することができる。
また、このチップバリスタlOでは、その外部電極18
aおよび18bの表面に、たとえばはんだ付けに対して
耐熱性を有するNi層やはんだが付きやすいSn層、p
b層、5n−Pb合金層などの電解めっき層を形成する
場合、抵抗体12の露出した部分が高抵抗層16として
形成されているため、外部電極18aおよび18bの表
面のみに電解めっき層を形成することができる。
実験例 まず、第1A図および第1B図に示す実施例と同様の構
造のチップバリスタを多数つくった。この場合、セラミ
ックグリーンシートの材料として、ZnOにB ig 
03 、 Cox oj l MnO,5b203を混
合した原料を用いた。そして、積層チップを長さ3.2
m、幅1.6mm、厚さ1.25鶴の大きさに形成した
。さらに、積層チップを1000〜1200℃で焼成し
た後、その全表面に、1.1zcOiからなるLiペー
スト、Na、C03からなるNaペースト、Li、CO
,からなるLiペーストおよびNa、CO,からなるN
aペーストあるいはKzCOzからなるにペーストを塗
布し1000℃で10分間熱処理した。それから、外部
電極を形成して、チップバリスタをつくった。この場合
、Liペーストを用いたチップバリスタを実施例Iとし
、Naペーストを用いたチップバリスタを実施例■とし
、LiペーストおよびNaペーストを用いたチップバリ
スタを実施例■とし、Kペーストを用いたチップバリス
タを実施例■とした。
さらに、上述の実施例■〜■と比べて、特にLiペース
ト、Naペーストおよびにペーストを用いずにチップバ
リスタを多数つくって、それらを従来例とした。
そして、実施例I〜■および従来例について、それらの
初期特性およびサージ耐量を測定した。
実施例1〜■および従来例の初期特性は、すべて、しき
い値電圧V1が20(V)であり、非直線係数αが30
であった。
また、サージ耐量については、立ち上がり時間が8μs
ecで波尾長が20μsecの波形のサージを印加する
ことによって測定し、その測定結果を別表に示した。表
の結果より、実施例I〜■では、いずれも、従来例より
サージ耐量が大きく、特に、実施例■のうちサージ耐量
のもっとも大きいものでは、サージ耐量が従来例の50
%も増加していることがわかる。
さらに、実施例1〜■および従来例の表面に、電解めっ
きによって、電解めっき層を形成した。
そして、外部電極の表面のみに電解めっき層が形成され
たものを“○”で、表面全面に電解めっき層が形成され
たものを“×”で、別表に示した。
この別表の結果より、従来例では電解めっき層が表面全
面に形成されてしまうのに対して、実施例I〜■では外
部電極の表面のみに電解めっき層が形成されることがわ
かる。
なお、上述の実施例では、セラミックグリーンシートな
どの積層チップを焼成して抵抗体12などを形成した後
で、抵抗体12の表面にLiペースト、Naペーストお
よびにペーストの少なくとも一方のペーストを塗布し熱
処理して高抵抗層16を形成したが、セラミックグリー
ンシートなどの積層チップを焼成する前に積層チップの
表面にLiペースト、 Naペーストおよびにペースト
の少なくとも一方のペーストを塗布し、セラミックグリ
ーンシートなどの積層チップの焼成と同時に熱処理を行
って、抵抗体12と高抵抗層16とを同時に形成しても
よい。あるいは、Liペースト、Naペーストおよびに
ペーストの熱処理を外部電極の焼き付けと同時に行って
、高抵抗層16を外部電極18aおよび18bと同時に
形成してもよい。
【図面の簡単な説明】
第1A図および第1B図は、それぞれ、この発明の一実
施例を示し、第1A図はその斜視図であり、第1B図は
第1A図の線IB−IBにおける断面図である。 第2図はこの発明の背景となる従来のチップバリスタの
一例を示す断面図である。 第3図はこの発明の背景となる従来のチップバリスタの
他の例を示す断面図である。 図において、10はチップバリスタ、12は抵抗体、1
4a、14’bおよび14cは内部電極、16は高抵抗
層、18aおよび18bは外部電極を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 1) 全 啓 表

Claims (1)

  1. 【特許請求の範囲】 1 ZnOを主成分とする抵抗体、 前記抵抗体の内部に形成される内部電極、および 前記抵抗体の端面に形成され前記内部電極に電気的に接
    続される外部電極を含むチップバリスタであって、 前記抵抗体の表面部分が高抵抗層である、チップバリス
    タ。 2 さらに、前記外部電極の表面に形成される電解めっ
    き層を含む、特許請求の範囲第1項記載のチップバリス
    タ。
JP63259223A 1988-01-27 1988-10-13 チップバリスタ Expired - Lifetime JP2757305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63259223A JP2757305B2 (ja) 1988-01-27 1988-10-13 チップバリスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1652988 1988-01-27
JP63-16529 1988-01-27
JP63259223A JP2757305B2 (ja) 1988-01-27 1988-10-13 チップバリスタ

Publications (2)

Publication Number Publication Date
JPH01295403A true JPH01295403A (ja) 1989-11-29
JP2757305B2 JP2757305B2 (ja) 1998-05-25

Family

ID=26352882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63259223A Expired - Lifetime JP2757305B2 (ja) 1988-01-27 1988-10-13 チップバリスタ

Country Status (1)

Country Link
JP (1) JP2757305B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015016A (ja) * 2002-06-11 2004-01-15 Murata Mfg Co Ltd チップ型電子部品及びチップ型電子部品の製造方法
JP2010027804A (ja) * 2008-07-17 2010-02-04 Tdk Corp 積層チップバリスタおよびその製造方法
JP2013026447A (ja) * 2011-07-21 2013-02-04 Tdk Corp バリスタ及びバリスタの製造方法
DE10350343B4 (de) * 2002-10-29 2016-10-06 Tdk Corp. Chipförmiger Varistor und Verfahren zu dessen Herstellung
JP2020119935A (ja) * 2019-01-21 2020-08-06 パナソニックIpマネジメント株式会社 積層バリスタおよびその製造方法
WO2020194812A1 (ja) * 2019-03-22 2020-10-01 パナソニックIpマネジメント株式会社 積層バリスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148803A (en) * 1980-04-22 1981-11-18 Meidensha Electric Mfg Co Ltd Method of calcining voltage nonlinear resistance element
JPS62122103A (ja) * 1985-11-20 1987-06-03 松下電器産業株式会社 積層型チツプバリスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148803A (en) * 1980-04-22 1981-11-18 Meidensha Electric Mfg Co Ltd Method of calcining voltage nonlinear resistance element
JPS62122103A (ja) * 1985-11-20 1987-06-03 松下電器産業株式会社 積層型チツプバリスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015016A (ja) * 2002-06-11 2004-01-15 Murata Mfg Co Ltd チップ型電子部品及びチップ型電子部品の製造方法
DE10350343B4 (de) * 2002-10-29 2016-10-06 Tdk Corp. Chipförmiger Varistor und Verfahren zu dessen Herstellung
JP2010027804A (ja) * 2008-07-17 2010-02-04 Tdk Corp 積層チップバリスタおよびその製造方法
JP2013026447A (ja) * 2011-07-21 2013-02-04 Tdk Corp バリスタ及びバリスタの製造方法
US8471673B2 (en) 2011-07-21 2013-06-25 Tdk Corporation Varistor and method for manufacturing varistor
JP2020119935A (ja) * 2019-01-21 2020-08-06 パナソニックIpマネジメント株式会社 積層バリスタおよびその製造方法
WO2020194812A1 (ja) * 2019-03-22 2020-10-01 パナソニックIpマネジメント株式会社 積層バリスタ
JPWO2020194812A1 (ja) * 2019-03-22 2020-10-01

Also Published As

Publication number Publication date
JP2757305B2 (ja) 1998-05-25

Similar Documents

Publication Publication Date Title
JPH0316251Y2 (ja)
KR100318251B1 (ko) 서미스터칩과이것의제조방법
JPH01295403A (ja) チップバリスタ
JPH0547444Y2 (ja)
JPH0316255Y2 (ja)
JP2699716B2 (ja) 正特性サーミスタ素子
JPH07176402A (ja) 角形チップ固定抵抗器
JPH0430722B2 (ja)
JPH0316254Y2 (ja)
JP3000660B2 (ja) チップ型半導体部品
JP2001291604A (ja) チップ形積層サーミスタ及びその製造方法
JPS6010701A (ja) 正特性サ−ミスタ
JPS62112313A (ja) 貫通コンデンサ
JPH11204303A (ja) 抵抗器およびその製造方法
JPH0547511A (ja) チツプバリスタ
JPH0974003A (ja) セラミック電子部品
JPH04243173A (ja) 電歪効果素子
JPH02302004A (ja) 電圧非直線抵抗体
JPH01287902A (ja) 正特性サーミスタ
JP3356508B2 (ja) サーミスタセンサ
JPH0415563B2 (ja)
JPH05234705A (ja) 正特性サーミスタ素子
JPS5885502A (ja) 厚膜バリスタの製造法
JPH0729702A (ja) 正特性サーミスタ
JPH01259503A (ja) 積層バリスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 11