JPH01297728A - マイクロプログラム開始アドレス生成方式 - Google Patents
マイクロプログラム開始アドレス生成方式Info
- Publication number
- JPH01297728A JPH01297728A JP12976788A JP12976788A JPH01297728A JP H01297728 A JPH01297728 A JP H01297728A JP 12976788 A JP12976788 A JP 12976788A JP 12976788 A JP12976788 A JP 12976788A JP H01297728 A JPH01297728 A JP H01297728A
- Authority
- JP
- Japan
- Prior art keywords
- command
- microprogram
- start address
- processing device
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムアドレス制御に関し、特に
マイクロプログラム開始アドレス生成方式に関する。
マイクロプログラム開始アドレス生成方式に関する。
従来、この種のマイクロプログラム開始アドレス生成方
式は、主なるデータ処理装置から送出されるコマンドを
保持するコマンドレジスタと、該コマンドレジスタ内コ
マンドによって検索されて1つのマイクロプログラム開
始アドレスを出力するコマンド解析用記憶を有し、該コ
マンド解析用記憶の出力をマイクロプログラム開始アド
レスとしていた。
式は、主なるデータ処理装置から送出されるコマンドを
保持するコマンドレジスタと、該コマンドレジスタ内コ
マンドによって検索されて1つのマイクロプログラム開
始アドレスを出力するコマンド解析用記憶を有し、該コ
マンド解析用記憶の出力をマイクロプログラム開始アド
レスとしていた。
〔発明が解決しようとする課題〕 □」二連した従来
のマイクロプログラム開始アドレス生成方式では、主な
るデータ処理装置から送出された1つのコマンドに対し
て1つのマイクロプロクラム開始アドレスしか生成され
ない為、複数の種類の演算を単一コマンドによって指示
する複合命令に関して、複合命令固有のマイクロプロク
ラムを制御記憶内に持つか、または、主なるデータ処理
装置によって複合命令を構成する演算の単一命令の並び
に変換し、その変換された単一命令を一つ一つ送出し、
従なるデータ処理装置が単一命令として処理することに
よって、主なるデータ処理装置からみれば、結果的に複
合命令を処理したように見えるという方法を採らなけれ
ばならなかった。以上2つの方法によると、前者ては、
マイクロプログラムステップ数が増大し、制御記憶容量
を太きくしなけれはならないという問題点があり、後者
ては、主なるデータ処理装置の負担が増大し、データ処
理の総合的な能力が向上しないという欠点がある。
のマイクロプログラム開始アドレス生成方式では、主な
るデータ処理装置から送出された1つのコマンドに対し
て1つのマイクロプロクラム開始アドレスしか生成され
ない為、複数の種類の演算を単一コマンドによって指示
する複合命令に関して、複合命令固有のマイクロプロク
ラムを制御記憶内に持つか、または、主なるデータ処理
装置によって複合命令を構成する演算の単一命令の並び
に変換し、その変換された単一命令を一つ一つ送出し、
従なるデータ処理装置が単一命令として処理することに
よって、主なるデータ処理装置からみれば、結果的に複
合命令を処理したように見えるという方法を採らなけれ
ばならなかった。以上2つの方法によると、前者ては、
マイクロプログラムステップ数が増大し、制御記憶容量
を太きくしなけれはならないという問題点があり、後者
ては、主なるデータ処理装置の負担が増大し、データ処
理の総合的な能力が向上しないという欠点がある。
本発明のマイクロプロクラム開始アドレス生成方式の構
成は、主なるデータ処理装置から送出されるデータを、
該主なるデータ処理装置から送出されるコマンドによっ
て指定されるマクロプログラムに従って処理する従なる
データ処理装置のマクロプログラム開始アドレス生成回
路において、前記上なるデータ処理装置から送出された
コマンドを保持するコマンドレジスタと、該コマンドレ
ジスタ内コマンドによって検索されてマイクロプログラ
ム開始アドレスを出力する解析用記憶を有し、該コマン
ド解析用記憶からは1つのコマン1〜によって複数個の
マイクロプログラム開始アドレスを出力することを特徴
とし、前記コマンド解析用記憶の複数のマイクロプログ
ラム開始アドレスの内1つを選択する選択回路と、該選
択回路の選択信号を発生するカウンタと、該アドレスの
更新を制御するカウンタ更新制御回路とを含んで構成さ
れる事を特徴とする。
成は、主なるデータ処理装置から送出されるデータを、
該主なるデータ処理装置から送出されるコマンドによっ
て指定されるマクロプログラムに従って処理する従なる
データ処理装置のマクロプログラム開始アドレス生成回
路において、前記上なるデータ処理装置から送出された
コマンドを保持するコマンドレジスタと、該コマンドレ
ジスタ内コマンドによって検索されてマイクロプログラ
ム開始アドレスを出力する解析用記憶を有し、該コマン
ド解析用記憶からは1つのコマン1〜によって複数個の
マイクロプログラム開始アドレスを出力することを特徴
とし、前記コマンド解析用記憶の複数のマイクロプログ
ラム開始アドレスの内1つを選択する選択回路と、該選
択回路の選択信号を発生するカウンタと、該アドレスの
更新を制御するカウンタ更新制御回路とを含んで構成さ
れる事を特徴とする。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例のマイクロプログラム開始
アドレス生成回路のブロック図であり、特に、1つのコ
マンドに対して2つのマクロプログラム開始アドレスを
コマンド解析用記憶]1に登録して出力させる場合のブ
ロック図である。
アドレス生成回路のブロック図であり、特に、1つのコ
マンドに対して2つのマクロプログラム開始アドレスを
コマンド解析用記憶]1に登録して出力させる場合のブ
ロック図である。
主なるデータ処理装置(図示せず)がら送出されたコマ
ンド人力6を、同時に送出されたコマンド入力タイミン
グ信号8によって、従なるデータ処理装置はコマンドレ
ジスタ1oに取り込み、次のコマンド入力タイミングま
で保持する。取り込まれたコマンド3は、コマンド解析
用記憶11を検索してマイクロプログラム開始アドレス
1及び2を出力させる。コマンド解析用記憶11がら出
力れなマイクロプログラム開始アドレス1及び2は、選
択信号5によってjy択回路12にて選択されてマイク
ロプログラム開始アドレス4になる。
ンド人力6を、同時に送出されたコマンド入力タイミン
グ信号8によって、従なるデータ処理装置はコマンドレ
ジスタ1oに取り込み、次のコマンド入力タイミングま
で保持する。取り込まれたコマンド3は、コマンド解析
用記憶11を検索してマイクロプログラム開始アドレス
1及び2を出力させる。コマンド解析用記憶11がら出
力れなマイクロプログラム開始アドレス1及び2は、選
択信号5によってjy択回路12にて選択されてマイク
ロプログラム開始アドレス4になる。
選択信号5は、カウンタ13の出力であり、カウンタ1
3はカウンタ更新制御回路14によって更新動作を制御
される。通常、主なるデータ処理装置から送出されたコ
マンドが2種類の演算による複合命令の場合、コマンド
解析用記憶]1には、マイクロプログラム開始アドレス
1として最初に実行する演算の単一命令のマイクロプロ
グラム開始アドレスを、また、マイクロプログラム開始
アドレス2として次に実行すべき演算の単一命令のマイ
クロプログロム開始アドレスをあらがしめ登録しておく
と、コマンド入力タイミング信号8によってカウンタ更
新値7をOにしてがらカウンタ13にセットすれば、コ
マンド3についてマイクロプログラム開始アドレス4と
して、複合命令の最初に実行すべき演算のマイクロプロ
グラム開会アドレス1が選択され、単一命令の演算とし
て実行が開始される。
3はカウンタ更新制御回路14によって更新動作を制御
される。通常、主なるデータ処理装置から送出されたコ
マンドが2種類の演算による複合命令の場合、コマンド
解析用記憶]1には、マイクロプログラム開始アドレス
1として最初に実行する演算の単一命令のマイクロプロ
グラム開始アドレスを、また、マイクロプログラム開始
アドレス2として次に実行すべき演算の単一命令のマイ
クロプログロム開始アドレスをあらがしめ登録しておく
と、コマンド入力タイミング信号8によってカウンタ更
新値7をOにしてがらカウンタ13にセットすれば、コ
マンド3についてマイクロプログラム開始アドレス4と
して、複合命令の最初に実行すべき演算のマイクロプロ
グラム開会アドレス1が選択され、単一命令の演算とし
て実行が開始される。
次に、単一命令の演算のマイクロプログラムの第1ステ
ツプ実行によるデータ処理開始タイミング信号9によっ
てカウンタ更新値を反転してカウンタ13にセットすれ
ば、次に実行すべき単一命令のマイクロプログラム開始
アダレスとしてマイクロプログラム開始アドレス2が選
択される。従6一 って、最初の演算の最終ステップにてマイクロプログラ
ム開始アドレスを使用すれば、次の演算が最初の演算終
了後休みなく実行を開始することができる。
ツプ実行によるデータ処理開始タイミング信号9によっ
てカウンタ更新値を反転してカウンタ13にセットすれ
ば、次に実行すべき単一命令のマイクロプログラム開始
アダレスとしてマイクロプログラム開始アドレス2が選
択される。従6一 って、最初の演算の最終ステップにてマイクロプログラ
ム開始アドレスを使用すれば、次の演算が最初の演算終
了後休みなく実行を開始することができる。
以上述べた様に、2種類の演算を実行する複合命令を専
用のマイクロプロクラムを用意することもなく、また、
コマンドレジスタを更新することもなく実行することが
できる様になる。マイクロプログラムの終了は、ストッ
プカウンタを設けてストップするタイミンクを生成ずれ
はよい。また、このストップカウンタの値を自由に設定
できる様にずれば、ベクトル命令等も簡単に扱うことが
できるようになる。
用のマイクロプロクラムを用意することもなく、また、
コマンドレジスタを更新することもなく実行することが
できる様になる。マイクロプログラムの終了は、ストッ
プカウンタを設けてストップするタイミンクを生成ずれ
はよい。また、このストップカウンタの値を自由に設定
できる様にずれば、ベクトル命令等も簡単に扱うことが
できるようになる。
以上説明したように本発明は、主なるデータ処理装置か
ら送出されるデータを、該データ処理装置から送出され
るコマンドによって指定されるマイクロプログラムに従
って処理する従なるデータ処理装置のマイクロプログラ
ム開始アドレス生成回路において、前記上なるデータ処
理装置から送出されたコマンドを保持するコマンドレジ
スタと、該コマンドレジスタに保持されたコマンドによ
って複数のマイクロプロクラム開始アドレスを出力する
ことを特徴としたコマンド解析用記憶を有し、該コマン
ド解析用記憶から出力される複数のプログロム開始アド
レスの内、1つを実際のマイクロプログラム開始アドレ
スとして選択する回路と、該選択回路の選択信号を発生
するカウンタと、該カウンタ更新を制御するカウンタ更
新制御回路を備えることによって、複数の種類の演算を
実行する複合命令が専用のマイクロプログラムを用意せ
ずとも、基本的な演算の単一命令用マイクロプログラム
を用意しておけば実行できる用になり、これにより制御
記憶の容量を節約することができるので、ハードウェア
量を削減することかできる。また、複合命令を実行する
為に、主なるデータ処理装置が複合命令を単一命令の並
ひに変えて従データ処理装置に実行させる必要もなくな
るので、主なるデータ処理装置の負担が軽減され、デー
タ処理の総合的な能力が向上するという効果がある。
ら送出されるデータを、該データ処理装置から送出され
るコマンドによって指定されるマイクロプログラムに従
って処理する従なるデータ処理装置のマイクロプログラ
ム開始アドレス生成回路において、前記上なるデータ処
理装置から送出されたコマンドを保持するコマンドレジ
スタと、該コマンドレジスタに保持されたコマンドによ
って複数のマイクロプロクラム開始アドレスを出力する
ことを特徴としたコマンド解析用記憶を有し、該コマン
ド解析用記憶から出力される複数のプログロム開始アド
レスの内、1つを実際のマイクロプログラム開始アドレ
スとして選択する回路と、該選択回路の選択信号を発生
するカウンタと、該カウンタ更新を制御するカウンタ更
新制御回路を備えることによって、複数の種類の演算を
実行する複合命令が専用のマイクロプログラムを用意せ
ずとも、基本的な演算の単一命令用マイクロプログラム
を用意しておけば実行できる用になり、これにより制御
記憶の容量を節約することができるので、ハードウェア
量を削減することかできる。また、複合命令を実行する
為に、主なるデータ処理装置が複合命令を単一命令の並
ひに変えて従データ処理装置に実行させる必要もなくな
るので、主なるデータ処理装置の負担が軽減され、デー
タ処理の総合的な能力が向上するという効果がある。
第1図は本発明の一実施例のマイクロプログラム開始ア
ドレス生成回路のブロック図である。 1・・・・・・マイクロプログラム開始アドレス(初め
に実行すべき演算)、2・・・・・・マイクロプログラ
ム開始アドレス(次に実行すべき演算)、3・・・・・
・実行すべきコマンド、4・・・・・・マイクロプログ
ラム開始アドレス(実際のデータ処理に使用)、5・・
・・・・選択信号、6・・・・・・コマンド人力(主な
るデータ処理装置から送出される)、7・・・・・・カ
ウンタ更新値、8・・・・・・コマンド入力タイミング
信号(主なるデータ処理装置から送出される)、9・・
・・・・データ処理開始タイミング信号(主なるデータ
処理装置のマイクロプログラムの第1ステツプ)、10
・・・・・・コマンドレジスタ(主なるデータ処理装置
から送出されたコマンドを保持する)、11・・・・・
・コマンド解析用記憶、12・・・・・・選択回路、1
3・・・・・・カウンタ、14・・・・・・カウンタ更
新制御回路。 −0−代理人弁理士内原 晋 −186”−
ドレス生成回路のブロック図である。 1・・・・・・マイクロプログラム開始アドレス(初め
に実行すべき演算)、2・・・・・・マイクロプログラ
ム開始アドレス(次に実行すべき演算)、3・・・・・
・実行すべきコマンド、4・・・・・・マイクロプログ
ラム開始アドレス(実際のデータ処理に使用)、5・・
・・・・選択信号、6・・・・・・コマンド人力(主な
るデータ処理装置から送出される)、7・・・・・・カ
ウンタ更新値、8・・・・・・コマンド入力タイミング
信号(主なるデータ処理装置から送出される)、9・・
・・・・データ処理開始タイミング信号(主なるデータ
処理装置のマイクロプログラムの第1ステツプ)、10
・・・・・・コマンドレジスタ(主なるデータ処理装置
から送出されたコマンドを保持する)、11・・・・・
・コマンド解析用記憶、12・・・・・・選択回路、1
3・・・・・・カウンタ、14・・・・・・カウンタ更
新制御回路。 −0−代理人弁理士内原 晋 −186”−
Claims (1)
- 主なるデータ処理装置から送出されるデータを、該主な
るデータ処理装置から送出されるコマンドによって指定
されるマクロプログラムに従って処理する従なるデータ
処理装置のマクロプログラム開始アドレス生成回路にお
いて、前記主なるデータ処理装置から送出されたコマン
ドを保持するコマンドレジスタと、該コマンドレジスタ
内コマンドによって検索されてマイクロプログラム開始
アドレスを出力する解析用記憶を有し、該コマンド解析
用記憶からは1つのコマンドによつて複数個のマイクロ
プログラム開始アドレスを出力することを特徴とし、前
記コマンド解析用記憶の複数のマイクロプログラム開始
アドレスの内1つを選択する選択回路と、該選択回路の
選択信号を発生するカウンタと、該アドレスの更新を制
御するカウンタ更新制御回路とを含んで構成される事を
特徴とするマイクロプログラム開始アドレス生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12976788A JPH01297728A (ja) | 1988-05-26 | 1988-05-26 | マイクロプログラム開始アドレス生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12976788A JPH01297728A (ja) | 1988-05-26 | 1988-05-26 | マイクロプログラム開始アドレス生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297728A true JPH01297728A (ja) | 1989-11-30 |
Family
ID=15017702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12976788A Pending JPH01297728A (ja) | 1988-05-26 | 1988-05-26 | マイクロプログラム開始アドレス生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022011697A (ja) * | 2020-06-30 | 2022-01-17 | 株式会社安川電機 | 生産システム、上位制御装置、制御装置、通信方法、及びプログラム |
-
1988
- 1988-05-26 JP JP12976788A patent/JPH01297728A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022011697A (ja) * | 2020-06-30 | 2022-01-17 | 株式会社安川電機 | 生産システム、上位制御装置、制御装置、通信方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2884831B2 (ja) | 処理装置 | |
| JPH01297728A (ja) | マイクロプログラム開始アドレス生成方式 | |
| JPH021014A (ja) | 電子機器 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| KR910003014B1 (ko) | 연산 처리 장치 | |
| JPS6232745A (ja) | 回線処理システム | |
| JPS60225904A (ja) | プログラマブル・コントロ−ラ | |
| JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
| JP2004151762A (ja) | プログラマブルコントローラ | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPH01112423A (ja) | オーバレイ制御方式 | |
| JPS5971556A (ja) | デ−タ収集方式 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPH02118748A (ja) | 入出力制御方式 | |
| JPS58169243A (ja) | 命令処理装置 | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPH05224711A (ja) | プログラマブルコントローラの制御方法 | |
| JPS615349A (ja) | プログラマブル・コントロ−ラ | |
| JPH04195527A (ja) | 計算機システム | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPS615306A (ja) | プログラマブル・コントロ−ラ | |
| JPH04250753A (ja) | プロトコルプロセツサ | |
| JPH01142940A (ja) | マイクロプログラム制御装置 |