JPH01300607A - 電流減算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は２つの入力電流源の電流値の差に応動する電流
減算回路に関するものである。

従来の技術 第３図に従来の電流減算回路例を示す。従来の電流減算
回路は電流源１の電流と逆方向に電流を流す第２の電流
源２とをトランジスタＱ１　、トランジスタロ２．トラ
ンジスタＱ３で構成されるウィルソンのカレントミラー
回路のトランジスタＱ１のベースとトランジスタＱ３の
コレクタの接続点につないで構成されていた。

発明が解決しようとする課題 第３図の従来の電流減算回路の第１の電流源１、第２の
電流源２の電流の流れは互いに逆向きで、そのため、上
記２つの電流源をカレントミラー回路で用いる場合、第
１の電流源１はｐｎｐトランジスタでカレントミラー回
路を構成し、第２の電流源２はｎｐｎトランジスタでカ
レントミラーを構成するという具合に、上記２つの電流
源を各々、異った半導体素子で構成しなければならない
。

また、第１の電流源１から流出する電流より第２の電流
源２に流入する電流のほうが太き（なるような場合、第
２の電流源２がｎｐｎトランジスタのカレントミラー回
路で構成されているならば、該カレントミラー回路の第
２の電流源２の出力段となるｎｐｎトランジスタは飽和
領域で動作しなければならず、該カレントミラー回路の
他の出力段のミラー電流の値に影響を及ぼす。

課題を解決するための手段 本発明は、第２の電流源を、ウィルソンのカレントミラ
ー中のトランジスタＱ１のエミッタとトランジスタＱ２
のコレクタ、ベース及びトランジスタＱ３のベースの接
続点につないだ構成であり、第２の電流源はこの接続点
に電流を流し出すものである。

作用 本発明によると、第１．第２の開電流源は、互いに各他
方の電流源の電流に影響を及ぼし合うことがなくなり、
電流の減算が安定に実行可能である。

実施例 第１図は本発明の実施例電流減算回路の要部回路図であ
る。この電流減算回路において、トランジスタＱ１のコ
レクタ電流は、トランジスタＱ２゜トランジスタＱ３　
　のカレントミラー回路によって、トランジスタＱ１の
エミッタ電流と第２の電流源２の電流とを加えた電流を
ミラーしたトランジスタＱ３のコレクタ電流の電流値が
第１の電流源１の電流値と等しくなるようにして決まる
。故に次の関係が成立つ。

（トランジスタＱ１のコレクタ電流値）＝（第１の電流
源１の電流値） −（第２の電流源２の電流値） 第２の電流源２の電流値が第１の電流源１の電流値より
大きい場合、トランジスタＱ３はそのコレクタ電流を第
１の電流源１の電流値よりも大きい電流値で引き込もう
とするので、このトランジスタＱ３は飽和状態で動作し
、故にトランジスタＱ３のコレクタおよびトランジスタ
Ｑ１　のベースの電位はトランジスタＱ３の飽和電圧ま
で下る。

そのため、トランジスタＱ＋　はオフした状態になり、
トランジスタＱ１のコレクタは電流を流さなくなる。こ
の際に、第１の電流源１．第２の電流源２がｐｎｐトラ
ンジスタのカレントミラー回路で構成されていても、上
記二つの電流源のどちらの電流源の出力段のｐｎｐ　）
ランリスタも飽和領域で動作することはない。

第２図に本発明の実施例電流減算回路を応用した装置の
回路図を示す。この実施例回路はトランジスタＱ＋　　
＋　Ｑ２　＊　Ｑ３　＋　Ｑ４　＊　Ｑｓ　＋　Ｑｅ　
＊　。

Ｑ７　、Ｑｓ　、Ｑａおよび抵抗Ｒ１で構成されるサー
マルボルテージを用いたバイアス源に、本発明を起動回
路として用いた例で、電源が立上ると、抵抗Ｒ２を通る
電流をトランジスタＱ＋ｏ、Ｑ口。

Ｑ１２のウィルソンのカレントミラー回路でミラーした
トランジスタＱ＋ｏのコレクタ電流がトランジスタＱ２
のコレクタ、ベース及びトランジスタＱ１のベースの電
流を引き込むことで、同サーマルボルテージを用いたバ
イアス源を起動さす。起動されたサーマルボルテージを
用いたバイアス源は、抵抗Ｒ２を流れる電流より大きい
電流をトランジスタＱ４のコレクタから、トランジスタ
Ｑ＋。

のエミッタ、トランジスタＱｕのコレクタ、ベースおよ
びトランジスタＱ＋２のベースの接続点に流し込むこと
によって、起動回路を停止さす。トランジスタＱ４は飽
和領域で動作しないのでサーマルボルテージを用いたバ
イアス源は何も影響を被らない。それ故、計算通りにサ
ーマルボルテージを用いたバイアス源を設定できる。

発明の効果 本発明によれば、第１の電流源、第２の電流源は電流の
流れる向きが同じであり、従って同種のトランジスタで
２つの電流源の各々が構成されていても、２つの電流源
の電流の減算が安定に実行できる。

また、第１の電流源、第２の電流源のどちらも互いに影
響を及ぼし合うこと無しに電流の減算がおこなえる。

【図面の簡単な説明】

第１図は本発明の単方向電流減算回路の要部回略図、第
２図は本発明をサーマルボルテージを用いたバイアス源
に応用した装置の回路図、第３図は従来からある単方向
電流減算回路の回路図である。 １．２・・・・・・電流源、３・・・・・・出力端子、
Ｑ＋＋Ｑ２　、Ｑ３　・・・・・・トランジスタ。 代理人の氏名　弁理士　中尾敏男　ほか１名１−　も１
の電流源 ど　　−−＄　　　２　　　　の　　電　力た　　ｊ１
３−出ｔａｉｌ子 Ｑｌ、Ｑ２．Ｑ３−トランジスタ Ｖｃｃ−ｆＥ　　　源 第１図

Claims (1)

【特許請求の範囲】
1. 第１のトランジスタのエミッタに第２のトランジスタの
   コレクタおよびベースを結合し、第３のトランジスタの
   ベースおよびコレクタを前記第２のトランジスタのベー
   スおよび前記第１のトランジスタのベースに各々共通結
   合し、前記第１のトランジスタのベースと前記第３のト
   ランジスタのコレクタとの共通結合点に第１の電流源を
   接続し、前記第１のトランジスタのエミッタと前記第２
   のトランジスタのコレクタ、ベースと前記第３のトラン
   ジスタのベースとの共通結合点に第２の電流源を接続し
   た構成を有し、前記第１の電流源の電流値から前記第２
   の電流源の電流値を減算した電流値を前記第１のトラン
   ジスタのコレクタから流入、あるいは流出させる電流減
   算回路。