JPH01305536A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板上に設けられる配線を交差させる
ために一方の配線を基板中の不純物拡散層によりクロス
アンダ−させる半導体集積回路装置に関する。

〔従来の技術〕

半導体集積回路装置において低電位側と高電位側の電源
配線を交差させるために一方を基板内の不純物拡散層で
形成する場合、Ｂｉ−ＣＭＯ３ＩＣにおいてはソース・
ドレイン領域と同時に形成される拡散層を用いていた。

第２図はそのようなＩＣのクロスアンダ−配線を示す。

すなわち、ｐ形基板１の上に積層されたｎ−エピタキシ
ャル層２は、基板との間にｎ１埋込層３を有し、横方向
にはｐ゛アイソレー９９フ層４分離されている。

このｎ−エピタキシャル層２の分離領域にｐチャネルＭ
Ｏ３ＦＥＴを形成するときにはｐ３ソース・ドレイン領
域が設けられ、ｎチャネルＭＯ３ＦＥＴを形成するとき
には先ずｎ−層２分離領域にｐウェルを形成したのち、
その表面層にｎ“ソース・ドレイン領域が設けられる。

このようなソース・ドレイン領域と同様に表面にＬＯＣ
Ｏ３法で形成された酸化膜５の開口部からの不純物拡散
により９１層２１あるいはｎ４層２２を形成する。この
拡散はｐ゛ソースドレイン領域あるいはｎ゛ソースドレ
イン領域のための拡散と同一の工程で行うこことができ
る。次いでＣＭＯ３形成のためのゲート酸化膜６で表面
が被覆されるのでその開口部で電極７を接触させる。こ
の電極７に表面配線を接続することにより、ｐ゛層２１
あるいはｎ゛層２２はその上の絶縁膜８上に設けられる
Ｍ膜からなる配線９に対するクロスアンダ−配線として
用いられる。またバイポーラＩＣにおいては、第３図に
示すようにｎ−エピタキシャル層２のｐ゛アイソレーシ
ヨン層４分離された領域にｐ′″ペース層を拡散し、さ
らにその中に０１工ミツタ層を拡散してｎｐｎ　トラン
ジスタを形成する。このトランジスタ形成のための拡散
工程を利用してｎ−層２の分離領域にｐ゛ベース層同時
にｐ゛層２３、あるいはｎ１工ミツタ層と同時にｎ＋層
２４を形成し、これをクロスアンダ−配線として用いる
。すなわち、ｐ＋層２３あるいはｎ“層２４に酸化膜６
１．６２の開口部で電極７を接触させて表面配線と接続
することにより、その上の酸化膜６１の上の金属配線９
の下をくぐる配線となる。

〔発明が解決しようとする課題〕

第２図の場合、クロスアンダ−配線の２１層２１あるい
はＮ１層２２の上の酸化膜６はＣＭＯ３部のであるが、
プロセス中に半導体結晶に欠陥が生じた場合、あるいは
酸化膜の性質が変わった場合、耐圧は数十■まで下がる
。この酸化膜６の上に絶縁膜８を積層しても、その絶縁
性は下地の酸化膜６に影響されやすく、酸化膜６の耐圧
が下がると絶縁膜の耐圧がなくなる。もし交差配線間に
印加される電源電圧が酸化膜６の破壊電圧を超えると、
電源が短絡するという深刻な事態が生ずる決定がある。

バイポーラＩＣにおいてもベース層、エミツタ層形成後
表面を覆う酸化膜は薄いため、それと同一のｐ゛層２３
．ｎ’層２４の上の酸化膜６１も薄く同様な欠点がある
。

本発明の課題は、基板中の不純物拡散層よりなるクロス
アンダ−配線と基板上に酸化膜を介して存在する交差配
線との間の耐圧を高め、かつクロスアンダ−配線拡散層
の抵抗を低くした半導体集積回路装置を提供することに
ある。

〔課題を解決するための手段〕

上述の課題の解決のために、本発明は、第一導電形の基
板上に積層された第二導電形の低不純物濃度エピタキシ
ャル層の基板との間に第二導電形の高不純物濃度の埋込
層を有し、エピタキシャル層表面から基板に達する第一
導電形のアイソレーション層によって分離された領域に
半導体素子を集積する半導体集積回路装置において、素
子形成領域以外で表面より埋込層に達する第一あるいは
第二導電形の高不純物濃度層が設けられ、その層の表面
に距離をおいて二つの電極が接触してなるクロスアンダ
−配線を有し、両電極間上にクロスアンダ−配線と交差
する配線が酸化膜を介して設けられたものとする。

〔作用〕

集積回路装置で基板上のエピタキシャル層を貫いて埋込
層に達する深さの高不純物濃度層とじてはコレクタウオ
ール層、アイソレーション層がある。これらの層は分離
領域内に素子を形成する工程の前に作られるため、その
上の酸化膜はソース・ドレイン領域上のゲート酸化膜あ
るいはベース層、エミツタ層上の酸化膜より厚い。従っ
てこれらコレクタウオール層あるいはアイソレーション
層形成と同時に作られる高不純物濃度層をクロスアンダ
−配線として利用すればその上の交差配線との間の酸化
膜を厚くするのに特別の工程を必要としない。また、こ
のコレクタウオール層、アイソレーション層の不純物濃
度を高くしても素子特性には影響しないので同時に作る
クロスアンダ−配線の抵抗を下げることもできる。

〔実施例〕

第１図は本発明のＢｉ−ＣＭＯ３ＩＣにおける一実施例
を示し、第２図と共通の部分には同一の符号が付されて
いる。この半導体集積回路装置においては、マスクレイ
アウト上、ＶＤＤ端子に接続される高電位側の配線が、
ＶＢ５端子に接続される低電位側の配線とが交差する場
合、低電位側の配線をクロスアンダ−とするためにはア
イソレーションＮ４と同時に形成できるｐ″１ｉｌｌを
用い、高電位側の配線をクロスアンダ−とするためには
バイポーラ部のＮＰＮ　トランジスタのコレクタウオー
ル層と同時に形成できるｎ゛層１２を用いる。すなわち
、ｐ形基板とその上に積層されたｎ−エピタキシャルＮ
２との間に設けられるｎ゛埋込Ｎ３に達するように９１
層１１あるいはｎ′″層１２をアイソレーション層ある
いはコレクタウオール層のための不純物拡散工程と同時
に形成する。クロスアンダ−配線１１．１２への電極７
のコンタクトのためのｐ゛層１３あるいはｎ４層１４は
ソース・ドレイン領域と同時に形成できる。Ｂｉ−０Ｍ
Ｏ３ＩＣの製造工程では、アイソレーション層５コレク
タウオール層を設けてから表面にＬＯＣＯ３法で酸化膜
５を形成し、その後ｐ゛ソースドレイン領域　Ｎ　＋ソ
ース・ドレイン領域を設ける。トランジスタ・ドレイン
領域の中間部の下はチャネル領域となるため、ＬＯＧＯ
３酸化膜のない薄いゲート酸化膜のみの個所に形成され
るが、アイソレーション層。

コレクタウオール層はその上をＬＯＧＯ３酸化膜で覆う
ことができ、従って同一工程で形成されるクロスアンダ
−配線１１．１２の上には電極部７を除いてＬＯＧＯ３
酸化膜５で覆うことができる。Ｉ。

ｏｃｏｓ酸化膜５の厚さは約１ｐであり、０．１　ｔｎ
ｎの酸化膜厚の約１０倍である。この上にさらに絶縁膜
を介してＡ７膜により設けられる交差配線９との間の耐
圧は１０００　Ｖ程度もあり、膜厚が厚いためプロセス
の変動の影響もうけに＜＜、１００■程度の耐圧であれ
ば常に保証できる。コレクタウオール層と同時に形成さ
れるｎ４層１２の下にはｎ１埋込層１３を設けられるの
で、配線抵抗が下がる利点がある。また、アイソレーシ
ョン層と同時に形成されるｐ゛層１１の下にｎ＋埋込層
３を設けられていることにより同じ導電形である基板１
とクロスアンダ−配線１１の電位を絶縁できるという利
点がある。さらに、第２図に示したようにソース・ドレ
イン領域と同時に形成するｐ゛層２１．ｎ”層２２のシ
ート抵抗値を下げるために拡散濃度を上げると、イオン
注入による欠陥が増大し、歩留まりが急激に下がる。ソ
ース・ドレイン領域は拡散深さが浅いため、熱処理の温
度が低く時間も短くしなければならず、熱処理による欠
陥除去の効果は薄い。

従ってｐ＋層２１．ｎ”層２２の不純物濃度は高くでき
ない。これに対しアイソレーション層、コレクタウオー
ル層と同時に形成できるｐ゛層１１．ｎ’層１２は拡散
深さが充分に深いため、熱処理温度が高く時間も長くな
って不純物の高濃度注入による欠陥の除去効果が高く、
しかもアイソレーション層を高濃度にするとエピタキシ
ャル層２の分離領域間の干渉が減少し、コレクタウオー
ル層を高濃度にするとＮＰＮ　トランジスタのコレクタ
抵抗が下がる効果が生ずる。従って、ｐ゛層１１．ｎ”
層１２はｐ゛層２１１ｎ”層２２にくらべて容易に拡散
濃度を上げることができ、抵抗値が下がる。

第４図に本発明をバイポーラＩＣにおいて適応した別の
実施例を示し、前出の各図と共通の部分には同一の符号
が付されている。この実施例の場合もＢｉ−０ＭＯ３Ｉ
Ｃと同様に、低電位側の配線をクロスアンダ−とすると
きはアイソレーション層と同時に形成できるｐ゛層１１
を用い、高電位側の配線をクロスアンダ−とするときは
コレクタウオール層と同時に形成できるｎ゛層１２を使
う。９４層１１の電極部７においてはベース層と同時に
形成できるｐ４コンタクト層１３を、ｎ１層１２の電極
７においてはエミツタ層と同時に形成できるｎ１コンタ
ク日１４を設け、表面濃度を高くする。バイポーラＩＣ
の酸化膜プロセスでは、拡散を行う箇所の酸化膜をエツ
チングするため、後の工程の拡散層の上の酸化膜はど厚
さが薄くなる。特にエミツタ層の上の酸化膜厚は０．１
〜０．２Ｉ１ｍシかない。

Ｍ交差配線９とクロスアンダ−配線の拡散層１１゜１２
の耐圧を上げるためには、エミッタ層、ベース層より先
に拡散されるアイソレーション層、コレクタウオール層
と同時にｐ＋層１１．ｎ’層１２を形成する方が、交差
配線９との間の酸化膜６１の厚さが厚くなって有利であ
る。第１図について説明したように、ｐ′″層１１．ｎ
＋層１２の下にｎ１埋込層３が存在することにより同様
の利点が得られる。

エミッタ層、ベース層の拡散濃度、拡散深さはＮＰＮ　
トランジスタのｈＦＥ＋　耐圧の重要なパラメータであ
り、さらに残留欠陥の問題があるため簡単に濃度を上げ
ることができない。これに対し、コレクタウオール層、
アイソレーション層は適宜拡散濃度を上げることができ
、この実施例においてもクロスアンダ−配線１１．１２
の抵抗値を下げることができる。

〔発明の効果〕

本発明によれば、半導体集積回路装置のクロスアンダ−
配線をエピタキシャル層を貫通して埋込層に達する深さ
のアイソレーション層あるいはコレクタウオール層と同
一工程で形成できる層で形成したので、クロスアンダ−
配線上の酸化膜が厚くすることができその上を通る交差
配線との耐圧が向上する。また、クロスアンダ−配線と
しての再拡散層の形成には長時間高温の熱処理が可能で
かつ高濃度にすることによって素子特性を悪くするとい
うことがないため、容易に高濃度にでき配線抵抗を下げ
ることができる。なお、本発明は実施例について述べた
工程で製造したものに限定されず、異なる工程で同様の
深いクロスアンダ−配線を形成した半導体集積回路装置
をも包含する。

【図面の簡単な説明】

第１図は本発明の一実施例であるＢｉ−ＣＭＯ３ＩＣの
配線交差部の断面図、第２図は従来のＢｉ　−ＣＭＯ３
ＩＣの配線交差部の断面図、第３図は従来のバイポーラ
ＩＣの配線交差部の断面図、第４図は本発明の別の実施
例であるバイポーラＩＣの配線交差部の断面図でしる。 １：ｐ基板、２：ｎ−エピタキシャル層、３：ｎ゛埋込
層、４：分離層、５　：　ＬＯＧＯ３酸化膜、６に酸化
膜、７：電極、９：交差配線、１１，１２：クロスアン
ダ−配線、１３，１４：コンタクト層。

Claims (1)

【特許請求の範囲】
1. （１）第一導電形の基板上に積層された第二導電形の低
   不純物濃度エピタキシャル層の基板との間に第二導電形
   の高不純物濃度の埋込層を有し、そのエピタキシャル層
   の表面から基板に達する第一導電形のアイソレーション
   層によって分離された領域に半導体素子が集積されるも
   のにおいて、素子形成領域以外で表面より埋込層に達す
   る第一あるいは第二導電形の高不純物濃度層が設けられ
   、その層の表面に距離をおいて二つの電極が接触してな
   るクロスアンダー配線を有し、両電極間上にクロスアン
   ダー配線と交差する配線が酸化膜を介して設けられたこ
   とを特徴とする半導体集積回路装置。