JPH0778865A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0778865A JPH0778865A JP22330793A JP22330793A JPH0778865A JP H0778865 A JPH0778865 A JP H0778865A JP 22330793 A JP22330793 A JP 22330793A JP 22330793 A JP22330793 A JP 22330793A JP H0778865 A JPH0778865 A JP H0778865A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- base
- sio
- base portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】製造工程においてレジストが剥がれて製造に支
障をきたすこともなく、また、ＳｉＯ2 膜上の金属配線
や、べース部やエミッタ部に形成された電極が剥がれた
りすることのない品質の良い半導体装置を提供する。 【構成】シリコン基板の表面層にべース部、チャネルス
トッパ部、そのべース部の所定表面層にエミッタ部が形
成され、その基板上にはＳｉＯ2 膜が形成され、そのＳ
ｉＯ2 膜にはべース部、エミッタ部、チャネルストッパ
部に達するコンタクトホールがそれぞれ形成され、その
べース部、エミッタ部直上のコンタクトホールにはそれ
ぞれべース電極、エミッタ電極が形成され、シリコン酸
化膜上には金属配線が形成された半導体装置であり、コ
ンタクトホールの側壁およびその周辺部と金属配線直下
のＰＳＧ層が除去された構成となっている。
障をきたすこともなく、また、ＳｉＯ2 膜上の金属配線
や、べース部やエミッタ部に形成された電極が剥がれた
りすることのない品質の良い半導体装置を提供する。 【構成】シリコン基板の表面層にべース部、チャネルス
トッパ部、そのべース部の所定表面層にエミッタ部が形
成され、その基板上にはＳｉＯ2 膜が形成され、そのＳ
ｉＯ2 膜にはべース部、エミッタ部、チャネルストッパ
部に達するコンタクトホールがそれぞれ形成され、その
べース部、エミッタ部直上のコンタクトホールにはそれ
ぞれべース電極、エミッタ電極が形成され、シリコン酸
化膜上には金属配線が形成された半導体装置であり、コ
ンタクトホールの側壁およびその周辺部と金属配線直下
のＰＳＧ層が除去された構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】図４は、従来の一般的なトランジスタの
断面構造を模式的に示す断面図である。
断面構造を模式的に示す断面図である。
【０００３】シリコン基板４１の表面層には、そのべー
ス部４３にＰ+ 層が選択的に拡散され、また、エミッタ
部４４およびチャネルストッパ部４５にＮ+ 層が選択的
に拡散されている。さらに、これらべース部４３、エミ
ッタ部４４およびチャネルストッパ部４５のそれぞれの
一部を除くシリコン基板４１上には、ＳｉＯ2 膜４２が
形成され、このＳｉＯ2 膜４２上には選択的にＡｌ配線
５０が形成されている。このＳｉＯ2 膜４２上には、リ
ンシリケートガラス（以下、ＰＳＧ層という）４６が一
様に形成されている。また、このシリコン基板４１の裏
面には、コレクタ電極５１が形成されている。
ス部４３にＰ+ 層が選択的に拡散され、また、エミッタ
部４４およびチャネルストッパ部４５にＮ+ 層が選択的
に拡散されている。さらに、これらべース部４３、エミ
ッタ部４４およびチャネルストッパ部４５のそれぞれの
一部を除くシリコン基板４１上には、ＳｉＯ2 膜４２が
形成され、このＳｉＯ2 膜４２上には選択的にＡｌ配線
５０が形成されている。このＳｉＯ2 膜４２上には、リ
ンシリケートガラス（以下、ＰＳＧ層という）４６が一
様に形成されている。また、このシリコン基板４１の裏
面には、コレクタ電極５１が形成されている。
【０００４】上述したＰＳＧ層４６は、パッシベーショ
ン膜として形成されており、トランジスタの諸特性に種
々の障害を与える酸化膜中のＮａ+ ，Ｋ+ 等や、金属イ
オンをゲッタリングする重要な働きを有するもので、半
導体素子にとって必要不可欠なものである。すなわち、
このパッシベーション膜により、デバイスの中への水分
の浸入や、有害な不純物の浸入を防いで、配線の腐食や
デバイスの劣化を防ぐことができる。
ン膜として形成されており、トランジスタの諸特性に種
々の障害を与える酸化膜中のＮａ+ ，Ｋ+ 等や、金属イ
オンをゲッタリングする重要な働きを有するもので、半
導体素子にとって必要不可欠なものである。すなわち、
このパッシベーション膜により、デバイスの中への水分
の浸入や、有害な不純物の浸入を防いで、配線の腐食や
デバイスの劣化を防ぐことができる。
【０００５】こうした従来のトランジスタの製造方法
を、図５に示す。まず、シリコン基板４１の表面層に選
択的にＰ+ 層を拡散することにより、べース部４３を形
成する。さらに、シリコン基板４１上にＳｉＯ2 膜４２
を形成する〔図５（ａ）〕。
を、図５に示す。まず、シリコン基板４１の表面層に選
択的にＰ+ 層を拡散することにより、べース部４３を形
成する。さらに、シリコン基板４１上にＳｉＯ2 膜４２
を形成する〔図５（ａ）〕。
【０００６】次に、べース部４３およびシリコン基板４
１の表面層に選択的にＮ+ 層を拡散することにより、そ
れぞれエミッタ部４４およびチャネルストッパ部４５を
形成する。通常ＮＰＮ型のトランジスタの製造工程にお
いては、このエミッタ拡散時にＳｉＯ2 膜４２上にＰＳ
Ｇ層４６を同時に形成する〔図５（ｂ）〕。
１の表面層に選択的にＮ+ 層を拡散することにより、そ
れぞれエミッタ部４４およびチャネルストッパ部４５を
形成する。通常ＮＰＮ型のトランジスタの製造工程にお
いては、このエミッタ拡散時にＳｉＯ2 膜４２上にＰＳ
Ｇ層４６を同時に形成する〔図５（ｂ）〕。
【０００７】次に、べース電極、エミッタ電極取り出し
用のコンタクトホールを形成するために、フォトリソグ
ラフィ工程によりレジスト４７を形成する〔図５
（ｃ）〕。その後、このＳｉＯ2 膜４２をエッチング
し、エミッタ部４４、べース部４３およびチャネルスト
ッパ部４５上を開口し、エミッタ電極４９、べース電極
４８を形成するとともに、ＳｉＯ2 膜４２上の所定部分
にＡｌ配線５０を形成する。そして、最後に、コレクタ
電極５１を形成すると、図４に示すトランジスタが完成
する。
用のコンタクトホールを形成するために、フォトリソグ
ラフィ工程によりレジスト４７を形成する〔図５
（ｃ）〕。その後、このＳｉＯ2 膜４２をエッチング
し、エミッタ部４４、べース部４３およびチャネルスト
ッパ部４５上を開口し、エミッタ電極４９、べース電極
４８を形成するとともに、ＳｉＯ2 膜４２上の所定部分
にＡｌ配線５０を形成する。そして、最後に、コレクタ
電極５１を形成すると、図４に示すトランジスタが完成
する。
【０００８】
【発明が解決しようとする課題】ところで、エミッタ拡
散時に形成されたＰＳＧ層は、Ｎａイオンや金属イオン
をゲッタリングする作用がある反面、ＰＳＧ層４６とレ
ジスト４７との密着性が弱く、従来例の製造工程で、例
えば図５（ｃ）に示すコンタクトホールの形成時に行う
ＳｉＯ2 膜４２をエッチングする際に、レジスト４７が
剥がれる問題がしばしば生じていた。また、このＰＳＧ
層４６は、その後形成するＡｌ電極であるエミッタ電極
４９やべース電極４８およびＡｌ配線５０との密着性も
弱いため、エミッタ電極４９やべース電極４８およびＡ
ｌ配線５０がＳｉＯ2 膜４２の面から剥がれたり、ま
た、ＳｉＯ2 膜４２の面から浮いた状態となったりする
問題が生じていた。こうしたことは、トランジスタの諸
特性を劣化させ、デバイスの信頼性を低下させるもので
あった。
散時に形成されたＰＳＧ層は、Ｎａイオンや金属イオン
をゲッタリングする作用がある反面、ＰＳＧ層４６とレ
ジスト４７との密着性が弱く、従来例の製造工程で、例
えば図５（ｃ）に示すコンタクトホールの形成時に行う
ＳｉＯ2 膜４２をエッチングする際に、レジスト４７が
剥がれる問題がしばしば生じていた。また、このＰＳＧ
層４６は、その後形成するＡｌ電極であるエミッタ電極
４９やべース電極４８およびＡｌ配線５０との密着性も
弱いため、エミッタ電極４９やべース電極４８およびＡ
ｌ配線５０がＳｉＯ2 膜４２の面から剥がれたり、ま
た、ＳｉＯ2 膜４２の面から浮いた状態となったりする
問題が生じていた。こうしたことは、トランジスタの諸
特性を劣化させ、デバイスの信頼性を低下させるもので
あった。
【０００９】本発明はこれらの問題を解決するためにな
されたもので、製造工程においてレジストが剥がれて製
造に支障をきたすこともなく、また、ＳｉＯ2 膜上の金
属配線や、べース部やエミッタ部に形成された電極が剥
がれたりすることのない品質の良い半導体装置を提供す
ることを目的とする。
されたもので、製造工程においてレジストが剥がれて製
造に支障をきたすこともなく、また、ＳｉＯ2 膜上の金
属配線や、べース部やエミッタ部に形成された電極が剥
がれたりすることのない品質の良い半導体装置を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、シリコン基板の表面層に
べース部およびチャネルストッパ部が選択的に形成さ
れ、かつそのべース部の所定表面層にエミッタ部が形成
されているとともに、その基板上にはシリコン酸化膜が
形成され、かつ、そのシリコン酸化膜には上記べース
部、エミッタ部およびチャネルストッパ部に達するコン
タクトホールがそれぞれ形成され、かつ、そのべース部
およびエミッタ部直上のコンタクトホールにはそれぞれ
べース電極およびエミッタ電極が形成され、かつ、上記
シリコン酸化膜上には選択的に金属配線が形成されてい
る半導体装置において、上記コンタクトホールの側壁お
よびその周辺部および上記金属配線直下を除く上記シリ
コン酸化膜上にリンシリケートガラスが形成されている
ことによって特徴付けられる。
めに、本発明の半導体装置は、シリコン基板の表面層に
べース部およびチャネルストッパ部が選択的に形成さ
れ、かつそのべース部の所定表面層にエミッタ部が形成
されているとともに、その基板上にはシリコン酸化膜が
形成され、かつ、そのシリコン酸化膜には上記べース
部、エミッタ部およびチャネルストッパ部に達するコン
タクトホールがそれぞれ形成され、かつ、そのべース部
およびエミッタ部直上のコンタクトホールにはそれぞれ
べース電極およびエミッタ電極が形成され、かつ、上記
シリコン酸化膜上には選択的に金属配線が形成されてい
る半導体装置において、上記コンタクトホールの側壁お
よびその周辺部および上記金属配線直下を除く上記シリ
コン酸化膜上にリンシリケートガラスが形成されている
ことによって特徴付けられる。
【００１１】
【作用】ＰＳＧは、Ａｌ配線，Ａｌ電極、また製造工程
で用いられるレジストとの密着性が弱い。
で用いられるレジストとの密着性が弱い。
【００１２】本発明では、このＰＳＧ層は、エミッタ電
極およびべース電極ならびに金属配線のそれぞれの直下
と、コンタクトホールの側壁およびその周辺を除いて形
成されているので、その除かれた部分に形成された電極
や配線は、浮いた状態となったり、剥がれを生じたりし
ない。
極およびべース電極ならびに金属配線のそれぞれの直下
と、コンタクトホールの側壁およびその周辺を除いて形
成されているので、その除かれた部分に形成された電極
や配線は、浮いた状態となったり、剥がれを生じたりし
ない。
【００１３】また、その製造工程においても、コンタク
トホールを形成すべきその周辺のＰＳＧ層は除かれた状
態でレジストが形成でき、そのレジストとシリコン酸化
膜とは密着性が高くなり、シリコン酸化膜のエッチング
時にレジストが剥がれたりすることもない。
トホールを形成すべきその周辺のＰＳＧ層は除かれた状
態でレジストが形成でき、そのレジストとシリコン酸化
膜とは密着性が高くなり、シリコン酸化膜のエッチング
時にレジストが剥がれたりすることもない。
【００１４】
【実施例】以下、本発明実施例について、図面に基づい
て説明する。図１は、本発明実施例の模式的断面図であ
る。
て説明する。図１は、本発明実施例の模式的断面図であ
る。
【００１５】シリコン基板１の表面層には、べース部３
にＰ+ 層が選択的に拡散され、また、べース部３に形成
されたエミッタ部４と、チャネルストッパ部５にはＮ+
層が選択的に拡散されている。また、このシリコン基板
１上にはＳｉＯ2 膜２が形成され、エミッタ部４、べー
ス部３およびチャネルストッパ部５に達するコンタクト
ホール１２ａ，１２ｂ，１２ｃが形成されている。この
コンタクトホール１２ａ，１２ｂにはそれぞれエミッタ
電極９およびべース電極８が形成されている。また、Ｓ
ｉＯ2 膜２上には選択的にＡｌ配線１０が形成されてい
る。なお、このＳｉＯ2 膜２上のＡｌ配線１０の直下、
エミッタ電極９およびべース電極３の直下、ならびにコ
ンタクトホール１２ａ，１２ｂ，１２ｃの側壁およびそ
の周辺部分を除くＳｉＯ2 膜２上にのみ、ゲッタリング
およびブロッキングのためのＰＳＧ層６が形成されてい
る。また、このシリコン基板１の裏面には、コレクタ電
極１１が形成されている。
にＰ+ 層が選択的に拡散され、また、べース部３に形成
されたエミッタ部４と、チャネルストッパ部５にはＮ+
層が選択的に拡散されている。また、このシリコン基板
１上にはＳｉＯ2 膜２が形成され、エミッタ部４、べー
ス部３およびチャネルストッパ部５に達するコンタクト
ホール１２ａ，１２ｂ，１２ｃが形成されている。この
コンタクトホール１２ａ，１２ｂにはそれぞれエミッタ
電極９およびべース電極８が形成されている。また、Ｓ
ｉＯ2 膜２上には選択的にＡｌ配線１０が形成されてい
る。なお、このＳｉＯ2 膜２上のＡｌ配線１０の直下、
エミッタ電極９およびべース電極３の直下、ならびにコ
ンタクトホール１２ａ，１２ｂ，１２ｃの側壁およびそ
の周辺部分を除くＳｉＯ2 膜２上にのみ、ゲッタリング
およびブロッキングのためのＰＳＧ層６が形成されてい
る。また、このシリコン基板１の裏面には、コレクタ電
極１１が形成されている。
【００１６】以上の構成の本発明実施例の製造工程を図
３に基づいて、以下に説明する。まず、シリコン基板１
の表面層に選択的にＰ+ 層を拡散することにより、べー
ス部３を形成する。さらに、このシリコン基板１上にＳ
ｉＯ2 膜２を形成する〔図５（ａ）〕。
３に基づいて、以下に説明する。まず、シリコン基板１
の表面層に選択的にＰ+ 層を拡散することにより、べー
ス部３を形成する。さらに、このシリコン基板１上にＳ
ｉＯ2 膜２を形成する〔図５（ａ）〕。
【００１７】次に、べース部３およびシリコン基板１の
表面層に選択的にＮ+ 層を拡散することにより、それぞ
れエミッタ部４およびチャネルストッパ部５を形成す
る。このエミッタ拡散時に、ＰＳＧ層６をＳｉＯ2 膜２
上に同時に形成する〔図５（ｂ）〕。これまでの工程は
従来と同様である。
表面層に選択的にＮ+ 層を拡散することにより、それぞ
れエミッタ部４およびチャネルストッパ部５を形成す
る。このエミッタ拡散時に、ＰＳＧ層６をＳｉＯ2 膜２
上に同時に形成する〔図５（ｂ）〕。これまでの工程は
従来と同様である。
【００１８】次に、以後の工程でエミッタ電極９やべー
ス電極８ならびにＡｌ配線１０が形成されるＳｉＯ2 膜
２上のＰＳＧ層６を除去する目的で、フォトリソグラフ
ィ工程を用いて、レジスト７ａでパターニングする。そ
して所定のエッチング液を用いてＰＳＧ層６のみをエッ
チングする。この時は、このＰＳＧ層６のみのエッチン
グであるため、エッチング時間は短く、エッチング中に
おけるレジストの密着性はここでは特に問題にはならな
い〔図５（ｃ）〕。
ス電極８ならびにＡｌ配線１０が形成されるＳｉＯ2 膜
２上のＰＳＧ層６を除去する目的で、フォトリソグラフ
ィ工程を用いて、レジスト７ａでパターニングする。そ
して所定のエッチング液を用いてＰＳＧ層６のみをエッ
チングする。この時は、このＰＳＧ層６のみのエッチン
グであるため、エッチング時間は短く、エッチング中に
おけるレジストの密着性はここでは特に問題にはならな
い〔図５（ｃ）〕。
【００１９】次に、このレジスト７ａを除去した後、再
度フォトリソグラフィ工程を用いて、レジスト７ｂによ
り、コンタクトホール１２ａ，１２ｂ，１２ｃを形成す
るためのパターニングを行う。その後、ＳｉＯ2 膜２の
エッチングを行うことにより、コンタクトホール１２
ａ，１２ｂ，１２ｃが形成される。この時、コンタクト
ホール周辺部のＰＳＧ層６は既に除去されているので、
この箇所のレジスト７ｂとＳｉＯ2 膜２との密着性は、
通常のＳｉＯ2 膜とレジストとの密着と同程度であり、
レジストの剥がれを生じることはない〔図５（ｄ）〕。
度フォトリソグラフィ工程を用いて、レジスト７ｂによ
り、コンタクトホール１２ａ，１２ｂ，１２ｃを形成す
るためのパターニングを行う。その後、ＳｉＯ2 膜２の
エッチングを行うことにより、コンタクトホール１２
ａ，１２ｂ，１２ｃが形成される。この時、コンタクト
ホール周辺部のＰＳＧ層６は既に除去されているので、
この箇所のレジスト７ｂとＳｉＯ2 膜２との密着性は、
通常のＳｉＯ2 膜とレジストとの密着と同程度であり、
レジストの剥がれを生じることはない〔図５（ｄ）〕。
【００２０】さらに、図１に示すように、エミッタ部４
およびべース部３上に形成されたコンタクトホール１２
ａ，１２ｂに、それぞれエミッタ電極９およびべース電
極８を形成する。また、ＳｉＯ2 膜２上のＰＳＧ層６が
予め除去された所定部分にＡｌ配線１０を形成する。そ
して、最後に、シリコン基板１の裏面側にコレクタ電極
１１を形成して、本実施例は完成する。
およびべース部３上に形成されたコンタクトホール１２
ａ，１２ｂに、それぞれエミッタ電極９およびべース電
極８を形成する。また、ＳｉＯ2 膜２上のＰＳＧ層６が
予め除去された所定部分にＡｌ配線１０を形成する。そ
して、最後に、シリコン基板１の裏面側にコレクタ電極
１１を形成して、本実施例は完成する。
【００２１】なお、ＰＳＧ層６は先に説明したように、
酸化膜中のＮａ+ ，Ｋ+ 等や、金属イオンをゲッタリン
グする作用があるが、本発明実施例を製造する工程で
は、このＰＳＧ層６を一旦ウェハ面の全面に形成した
後、選択的に除去しているため、このゲッタリングは十
分に行われている。
酸化膜中のＮａ+ ，Ｋ+ 等や、金属イオンをゲッタリン
グする作用があるが、本発明実施例を製造する工程で
は、このＰＳＧ層６を一旦ウェハ面の全面に形成した
後、選択的に除去しているため、このゲッタリングは十
分に行われている。
【００２２】さらに、図２は本発明の他の実施例の模式
的断面図である。この実施例は、先の実施例の構成に加
え、ＰＳＧ層６上に、ＰＳＧ／ＣＶＤ膜１２が形成され
た構成となっている。これは、ＰＳＧが、外部からのＮ
ａ+ イオンや金属イオンをブロックする作用もあること
から、エミッタ電極９、べース電極８およびＡｌ配線１
０を保護を兼ねて、形成されたものである。この製造工
程は、これらの電極８，９およびＡｌ配線１０を形成し
た後に、Ａｌ配線１０および先に形成されているＰＳＧ
膜６上に、ＰＳＧ／ＣＶＤ膜１２をＣＶＤ法により形成
するものである。
的断面図である。この実施例は、先の実施例の構成に加
え、ＰＳＧ層６上に、ＰＳＧ／ＣＶＤ膜１２が形成され
た構成となっている。これは、ＰＳＧが、外部からのＮ
ａ+ イオンや金属イオンをブロックする作用もあること
から、エミッタ電極９、べース電極８およびＡｌ配線１
０を保護を兼ねて、形成されたものである。この製造工
程は、これらの電極８，９およびＡｌ配線１０を形成し
た後に、Ａｌ配線１０および先に形成されているＰＳＧ
膜６上に、ＰＳＧ／ＣＶＤ膜１２をＣＶＤ法により形成
するものである。
【００２３】したがって、この構成の実施例では、Ａｌ
配線等を保護することができ、機械的な損傷を受けにく
い。したがって、装置の品質および信頼性はさらに向上
したものとなる。
配線等を保護することができ、機械的な損傷を受けにく
い。したがって、装置の品質および信頼性はさらに向上
したものとなる。
【００２４】なお、本発明実施例ではトランジスタチッ
プを例に説明したが、他の半導体素子においても本発明
を適用できることはいうまでもない。
プを例に説明したが、他の半導体素子においても本発明
を適用できることはいうまでもない。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
コンタクトホールの側壁およびその周辺部および金属配
線直下のリンシリケートガラスを除去した構成としたの
で、ＳｉＯ2 膜上の金属配線や、べース部やエミッタ部
に形成された電極が浮いた状態となったり、剥がれたり
することがなく、また、その製造工程においても、コン
タクトホール用のＳｉＯ2 膜のエッチング時に、従来の
ようにレジストが剥がれて製造に支障をきたすこともな
い。その結果、品質の良い、信頼性の高い半導体装置を
実現することができる。また、その製造工程において
も、スムーズにまた効率的に行うことができる。
コンタクトホールの側壁およびその周辺部および金属配
線直下のリンシリケートガラスを除去した構成としたの
で、ＳｉＯ2 膜上の金属配線や、べース部やエミッタ部
に形成された電極が浮いた状態となったり、剥がれたり
することがなく、また、その製造工程においても、コン
タクトホール用のＳｉＯ2 膜のエッチング時に、従来の
ようにレジストが剥がれて製造に支障をきたすこともな
い。その結果、品質の良い、信頼性の高い半導体装置を
実現することができる。また、その製造工程において
も、スムーズにまた効率的に行うことができる。
【図１】本発明実施例の模式的断面図
【図２】本発明の他の実施例の模式的断面図
【図３】本発明実施例の製造方法を経時的に示す模式的
断面図
断面図
【図４】従来例の模式的断面図
【図５】従来例の製造方法を経時的に示す模式的断面図
１・・・・シリコン基板 ２・・・・シリコン酸化膜 ３・・・・べース部 ４・・・・エミッタ部 ５・・・・チャネルトッパ部 ６・・・・リンシリケートガラス ８・・・・べース電極 ９・・・・エミッタ電極 １０・・・・Ａｌ配線
Claims (1)
- 【請求項１】 シリコン基板の表面層にべース部および
チャネルストッパ部が選択的に形成され、かつそのべー
ス部の所定表面層にエミッタ部が形成されているととも
に、その基板上にはシリコン酸化膜が形成され、かつ、
そのシリコン酸化膜には上記べース部、エミッタ部およ
びチャネルストッパ部に達するコンタクトホールがそれ
ぞれ形成され、かつ、そのべース部およびエミッタ部直
上のコンタクトホールにはそれぞれべース電極およびエ
ミッタ電極が形成され、かつ、上記シリコン酸化膜上に
は選択的に金属配線が形成されている半導体装置におい
て、上記コンタクトホールの側壁およびその周辺部およ
び上記金属配線直下を除く上記シリコン酸化膜上にリン
シリケートガラスが形成されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22330793A JPH0778865A (ja) | 1993-09-08 | 1993-09-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22330793A JPH0778865A (ja) | 1993-09-08 | 1993-09-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778865A true JPH0778865A (ja) | 1995-03-20 |
Family
ID=16796102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22330793A Pending JPH0778865A (ja) | 1993-09-08 | 1993-09-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778865A (ja) |
-
1993
- 1993-09-08 JP JP22330793A patent/JPH0778865A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4892845A (en) | Method for forming contacts through a thick oxide layer on a semiconductive device | |
| JPH0883837A (ja) | 半導体装置及びその製造方法 | |
| JPH0778865A (ja) | 半導体装置 | |
| JPH0143458B2 (ja) | ||
| JPS5932895B2 (ja) | 半導体装置およびその製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH0372653A (ja) | 半導体装置 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59121851A (ja) | 半導体装置の製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| KR940000919B1 (ko) | 반도체 장치의 보호막 제조방법 | |
| JPH10172970A (ja) | 配線形成方法 | |
| JPS61114557A (ja) | 半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPS6126214B2 (ja) | ||
| JPH0152900B2 (ja) | ||
| JPH05160118A (ja) | 素子分離方法 | |
| JPH07335590A (ja) | 半導体装置の製造方法 | |
| JPH05109644A (ja) | 半導体装置の製造方法 | |
| JPH06132244A (ja) | 半導体装置の電極形成方法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 |