JPH0151075B2 - - Google Patents

Info

Publication number
JPH0151075B2
JPH0151075B2 JP59023353A JP2335384A JPH0151075B2 JP H0151075 B2 JPH0151075 B2 JP H0151075B2 JP 59023353 A JP59023353 A JP 59023353A JP 2335384 A JP2335384 A JP 2335384A JP H0151075 B2 JPH0151075 B2 JP H0151075B2
Authority
JP
Japan
Prior art keywords
layer
thick film
conductor layer
circuit conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59023353A
Other languages
English (en)
Other versions
JPS60167497A (ja
Inventor
Hisashi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59023353A priority Critical patent/JPS60167497A/ja
Publication of JPS60167497A publication Critical patent/JPS60167497A/ja
Publication of JPH0151075B2 publication Critical patent/JPH0151075B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、混成集積回路用セラミツク多層回路
基板の製造方法に関するものである。
従来例の構成とその問題点 近年、電子機器の小型、軽量化や高機能化に対
する要求が増大してくるにつれ、それらの電子回
路の高密度化が重要な課題となつている。
このような中にあつて、電子回路の高密度化を
はかる手段として昨今様々な方策が講じられてお
り、とりわけ、回路の機能ブロツク化によるモジ
ユール部品(ユニツト化)を使つて電子回路を構
成し高密度化をはかる実装方法が多くの電子機器
に採用されてくるようになつた。
この機能ブロツク化されたモジユール部品は、
混成集積回路部品、別名ハイブリツトICとも呼
ばれるものであり、その形態としてはいろいろな
ものが実用化され、電子機器の小型、軽量化や高
機能化さらには低価格化に寄与している。
現在、もつとも広く用いられている混成集積部
品の構成としては、アルミナなどのセラミツク絶
縁基板上に、銀−パラジウムから成るメタルグレ
ーズ系の厚膜導体材料により回路導体層を形成す
るとともに、その同一面上に酸化ルテニウム系の
厚膜抵抗材料により抵抗回路層を形成した、回路
基板上に機能ブロツク回路を構成するのに必要な
回路素子として例えばコンデンサーやトランジス
タ、ICなどを搭載し、電気的に接続したもので
ある。
ところで、昨今この混成集積回路部品自体の高
集積化に対する要求が急速に増大しており、それ
とともに回路基板の多層化が必要不可欠な条件と
なつている。
この多層回路基板には、従来からいろいろな製
造方法が実施されているがセラミツク基板をベー
スとした多層回路基板としてその代表的な製造工
程の一例を第1図A〜Cに示す。
この多層回路基板の製造方法は、まづ第1図A
に示すごとく、アルミナなどから成るセラミツク
絶縁基板1の表面に、銀−パラジウムから成るメ
タルグレーズ系の導体ペーストと、同一面上に酸
化ルテニウムから成るメタルグレーズ系の抵抗体
ペーストとを、それぞれスクリーン印刷法により
塗布し、第1回路導体層2と抵抗体層2と抵抗体
層3とを形成し、次いで第1図Bに示すごとく第
1回路導体層2の表面にフオトポリマーから成る
絶縁体層4を形成するとともに、この絶縁体層4
に第1回路導体層2の一部が表面に露出するよう
にバアイヤホール状の微細孔5をあけ、しかる後
に第1図Cに示すように絶縁体層4の表面に無電
解めつきと電気めつき技術を併用し、セミアデイ
チイブ法により第2回路導体層6を形成し、微細
孔5を通して第1回路導体層と電気的に接続する
ことにより回路導体層を多層化した製造方法であ
る。
ところが、このような方法による多層回路基板
の重大な欠点はフオトポリマーによる絶縁体層4
の表面にめつき法により第2回路導体層6を形成
する方法において、絶縁体層4から露出したメタ
ルグレーズ系の第1回路導体層2に含まれるガラ
ス成分が無電解めつき液や電気めつき液中に含ま
れる酸やアルカリに極めて侵されやすく、従つて
第1回路導体層2と第2回路導体層6の接続の信
頼性が十分に確保されないことである。
発明の目的 本発明の目的は、層間導体層の接続の信頼性を
向上した多層回路基板の製造方法を提供すること
である。
発明の構成 本発明の多層回路基板の製造方法は、セラミツ
ク絶縁基板の少なくとも一主面上にメタルグレー
ズ系の厚膜回路導体層と厚膜抵抗体層とを形成し
てから、厚膜回路導体層上および厚膜抵抗体層上
にフオトポリマーからなる絶縁体層を形成し、さ
らにこの絶縁体層の必要箇所に写真技術を用いて
バイヤホール状の微細孔を形成して厚膜回路導体
の一部を露出させ、前記微細孔内に高耐熱樹脂系
の導電ペーストを充填した後、絶縁体層上に無電
解めつき法により回路導体層を形成するものであ
る。
実施例の説明 以下本発明の一実施例について、図面を参照し
ながら説明する。
第2図A〜Dは、本発明の一実施例における多
層回路基板の製造方法による工程を示すものであ
る。
第2図において7は、セラミツク絶縁基板、8
は厚膜第1回路導体層、9は厚膜抵抗体層、10
はフオトポリマー絶縁体層、11は微細孔、12
は高耐熱樹脂系導電層、13は第2回路導体層で
ある。
以上のように構成された本実施例の多層回路基
板について以下その製造工程を詳細に説明する。
まず第2図Aに示すように、アルミナなどのセラ
ミツク絶縁基板7の一主面上に銀や銀−パラジウ
ムの微粉末をガラスフリツトと樹脂バインダーに
混合してペースト状としたメタルグレーズ系の導
体ペーストをスクリーン印刷法により塗布し、
850〜900℃の高温で焼成することにより厚膜第1
回路導体層8を形成し、さらに、この厚膜回路導
体層の同一面上に酸化ルテニウムの微粉末をガラ
スフリツトと樹脂バインダーに混合してペースト
状とした抵抗体ペーストを同様にスクリーン印刷
法により塗布し、800℃〜850℃の高温で焼成する
ことにより厚膜抵抗体層9を形成しレーザートリ
ミング法により所定の抵抗値になるよう調整し
た。次いで第2図Bに示すごとく、厚膜第1回路
導体層8の全表面にフオトポリマータイプの絶縁
体層10を塗布し、フオト技術を用いて、接続を
必要とする厚膜第1回路導体層の一部が表面を露
出するようにバイヤホール状に微細孔11をあ
け、さらに第2図Cに示すごとくこの微細孔11
の中に高耐熱性を有する導電ペーストをスクリー
ン印刷法により充填し、加熱硬化させることによ
り導電体層12を形成する。
この工程において、絶縁体層として使用するフ
オトポリマーは、耐熱性はもとより、電気絶縁特
性、耐薬品性などにすぐれた特性が要求される。
本実施例においては、この目的に合致するフオ
トポリマーとしてエポキシ変性したアクリル樹脂
および環化ゴム系ポリブタジエン樹脂をドライフ
イルム化したものを用いた。
また、微細孔11に充填する導電層12として
は、高耐熱性とともに耐薬品性、熱衝撃性にすぐ
れた特性が要求されるが、このような要求を満足
する導電ペーストとして、本実施例では分子量の
大きいエポキシ樹脂に銀の微粉末を分散し、硬化
剤として芳香族アミンを用いた導電ペーストを使
用した。
そして、第2図Dに示すごとく、フオトポリマ
ーから成る絶縁体層10の表面全体に無電解めつ
きと電気めつきを施こして導電金属層を形成し、
さらにエツチング法によつて所望の配線回路状に
導電金属層から成る第2の回路導体層13を形成
し、厚膜第1回路導体層8と電気的に接続した多
層回路基板を作つた。
以上のように、本実施例によれば、フオトポリ
マー絶縁体層10に設けた微細孔11に高耐熱樹
脂系の導電ペースト12を充填し、この導電層1
2を介してめつき法により第2回路導体層13を
形成するので、めつき工程における厚膜第1回路
導体層8の侵食が全くないため層間導体層の接続
の信頼性が確保できる。
さらに、絶縁体層10がフオトポリマーで構成
されるので、従来のような絶縁体層形成のための
高温焼成を必要としない。そのため、多層回路基
板の製造が非常に容易になる。それだけでなく、
絶縁体層10の形成時に厚膜抵抗体層9の抵抗値
が変化するというおそれもないので、絶縁体層1
0下に厚膜抵抗体層9を有する、高密度実装に適
した多層回路基板を得ることができる。
次に、本発明の他の実施例について図面を参照
しながら説明する。
第3図A〜Dは、本発明の他の実施例における
多層回路基板の製造工程を示したものである。
まず第3図AとBは、前述の実施例で示した第
2図A,Bと全く同様であり、まず第3図Aに示
すようにセラミツク絶縁基板7の一主面上に厚膜
第1回路導体層8と、その同一面上に厚膜抵抗体
層9を形成してから、第3図Bに示すようにこの
表面にフオトポリマー絶縁体層10を形成し、写
真技術により、バアイヤホール状微細孔11をあ
ける。しかる後に第3図Cに示すごとく、微細孔
11に銀の微粉末とエポキシ樹脂から成る高耐熱
樹脂系の導電ペースト12をスクリーン印刷法に
より充填するとともに、フオトポリマー絶縁体層
10の表面にも、所望の配線回路状に導電ペース
ト12を塗布し、加熱硬化し、第3図Dに示すご
とく、この基板を無電解銅やニツケルめつき液に
浸漬して、配線回路状の樹脂系導電体層12上に
銅やニツケルなどの導電金属層を析出させること
により第2回路導体層13を形成することにより
多層回路基板を作るものである。
この実施例においては、前述した実施例で得ら
れる多層回路基板よりも第2回路導体層13とフ
オトポリマー絶縁体層10の密着性がすぐれた多
層回路基板が実現できるとともに、第2回路導体
層が無電解めつきのみで形成できるため、工程の
簡略化がはかれるメリツトが得られる。
なお、上述した実施例では、いずれもセラミツ
ク絶縁基板の一方の面に回路導体層を多層化する
方法について述べたが、本発明ではセラミツク絶
縁基板の表裏両面にわたつて厚膜回路導体層と抵
抗体層を形成し、表裏の回路導体層をスルーホー
ル接続してから、それぞれの面に上述した方法で
回路導体層と多層化する方法であつてもよいこと
はいうまでもない。
発明の効果 以上の説明から明らかなように、本発明はセラ
ミツク絶縁基板の少くとも一主面上に厚膜回路導
体層と、同一面上に厚膜抵抗体層を形成し、その
表面フオトポリマーによる絶縁体層を形成すると
ともに接続を必要とする個所に写真技術を用い
て、バアイヤホール状の微細孔をあけて厚膜回路
導体層の一部を露出させ、しかる後に、この微細
孔内に高耐熱樹脂系の導電ペーストを充填して、
フオトポリマー層の表面にめつき技術により第2
回路導体層を形成することにより多層回路基板を
作るものであり、フオトポリマー絶縁体層に設け
た微細孔に導電ペーストを充填することにより、
露出した厚膜回路導体層が完全に保護され、従つ
て以降のめつき工程における、酸、アルカリ溶液
による厚膜回路導体層に含まれるガラス成分が溶
出することがなく、層間回路導体層の電気的接続
が確実に行なえるとともに、熱衝撃性や耐湿試験
による層間接続の信頼性が著しく向上する効果が
得られた。
また、微細孔に充填する導体ペーストを用いて
フオトポリマー絶縁体層上に回路状に印刷して第
2回路導体層を形成することにより、最外層の回
路導体層の密着性がきわめてすぐれた多層回路基
板が得られ、しかも第2回路導体層が無電解めつ
き法のみによつて形成できるため、工程の簡略化
がはかれる効果が得られる。
さらに、絶縁体層がフオトポリマーで構成され
るので、従来の多層回路基板製造におけるような
高温焼成を必要としない。そのため、多層回路基
板の製造が非常に容易になる。それに加えて、絶
縁体層形成時に厚膜抵抗体層の抵抗値が変化する
というおそれもなくなり、絶縁体層下に厚膜抵抗
体層を有する、高密度実装に適した多層回路基板
を提供できるという効果が得られる。
【図面の簡単な説明】
第1図A〜Cは従来の多層回路基板の製造工程
図、第2図A〜Dは本発明の一実施例における多
層回路基板の製造工程図、第3図A〜Dは本発明
の他の実施例における多層回路基板の製造工程図
の一部である。 7……セラミツク絶縁基板、8……厚膜第1回
路導体層、9……厚膜抵抗体層、10……フオト
ポリマー絶縁体層、11……微細孔、12……高
耐熱樹脂系導電層、13……第2回路導体層。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツク絶縁基板の少なくとも一主面上に
    メタルグレーズ系の厚膜回路導体層を形成する工
    程と、前記セラミツク絶縁基板の同一主面上に厚
    膜抵抗体層を形成する工程と、前記厚膜回路導体
    層上および前記厚膜抵抗体層上にフオトポリマー
    からなる絶縁体層を形成する工程と、前記絶縁体
    層の必要箇所に写真技術を用いてバイヤホール状
    の微細孔を形成して前記厚膜回路導体の一部を露
    出させる工程と、前記微細孔内に高耐熱樹脂系の
    導電ペーストを充填する工程と、前記絶縁体層上
    に無電解めつき法により回路導体層を形成する工
    程とを有することを特徴とする多層回路基板の製
    造方法。 2 高耐熱樹脂系の導電ペーストを、フオトポリ
    マーからなる絶縁体層に設けられた微細孔に充填
    すると同時に、前記絶縁体層の表面上にも配線回
    路状に塗布し、しかる後に無電解めつき法により
    導電金属層を析出させて第2の回路導体層を形成
    することを特徴とする特許請求の範囲第1項記載
    の多層回路基板の製造方法。
JP59023353A 1984-02-10 1984-02-10 多層回路基板の製造方法 Granted JPS60167497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59023353A JPS60167497A (ja) 1984-02-10 1984-02-10 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023353A JPS60167497A (ja) 1984-02-10 1984-02-10 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS60167497A JPS60167497A (ja) 1985-08-30
JPH0151075B2 true JPH0151075B2 (ja) 1989-11-01

Family

ID=12108210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023353A Granted JPS60167497A (ja) 1984-02-10 1984-02-10 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60167497A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556822A (en) * 1978-06-30 1980-01-18 Oki Electric Ind Co Ltd Method of manufacturing ceramic multiilayer wiring board
JPS5651899A (en) * 1979-10-05 1981-05-09 Nippon Electric Co Method of manufacturing high density multilayer circuit board
JPS56118395A (en) * 1980-02-23 1981-09-17 Tokyo Shibaura Electric Co Method of forming multilayer wire
JPS5817696A (ja) * 1981-07-23 1983-02-01 日立化成工業株式会社 多層印刷配線板の製造法

Also Published As

Publication number Publication date
JPS60167497A (ja) 1985-08-30

Similar Documents

Publication Publication Date Title
JP3094481B2 (ja) 電子回路装置とその製造方法
JPH0213958B2 (ja)
US5079065A (en) Printed-circuit substrate and method of making thereof
JP2000277916A (ja) 基板および分割基板
US5763060A (en) Printed wiring board
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JPS60167497A (ja) 多層回路基板の製造方法
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP3170429B2 (ja) 配線基板
JP2866512B2 (ja) 配線基板
JP2537893B2 (ja) 電子回路基板の製造方法
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
JP3176258B2 (ja) 多層配線基板
JPS5810886A (ja) 絶縁基板に導体回路を作成する方法
JPH0763109B2 (ja) セラミック回路基板の製造方法
JPS6148993A (ja) 混成集積回路の製造方法
JPH0380358B2 (ja)
JPS60187047A (ja) 厚膜回路基板の製造方法
JPS6194394A (ja) 厚膜回路基板の製造方法
JPS61147597A (ja) セラミック回路基板の製造方法
JPH02231791A (ja) 電子回路基板の製造法
JPS61101093A (ja) 厚膜回路基板の製造方法
JPH0823158A (ja) 電子回路基板及びその製造方法
JPS63102398A (ja) セラミツク回路基板の製造方法
JPS63186496A (ja) 回路基板の製造方法