JPH0154862B2 - - Google Patents

Info

Publication number
JPH0154862B2
JPH0154862B2 JP59166704A JP16670484A JPH0154862B2 JP H0154862 B2 JPH0154862 B2 JP H0154862B2 JP 59166704 A JP59166704 A JP 59166704A JP 16670484 A JP16670484 A JP 16670484A JP H0154862 B2 JPH0154862 B2 JP H0154862B2
Authority
JP
Japan
Prior art keywords
electronic circuit
lead
frame
substrate
metal powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59166704A
Other languages
English (en)
Other versions
JPS6143460A (ja
Inventor
Eiji Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59166704A priority Critical patent/JPS6143460A/ja
Publication of JPS6143460A publication Critical patent/JPS6143460A/ja
Publication of JPH0154862B2 publication Critical patent/JPH0154862B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structure Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、混成集積回路基板をフレーム下部
に固着し、基板からのリード線とフレームの外部
引出端子部とを内部で溶接接続した混成集積回路
装置に関する。
〔従来技術〕
従来のこの種の混成集積回路装置は、第１図に
縦断面図で示すようになつている。１は混成集積
回路基板（以下「基板」と称する）、２は合成樹
脂成形品などからなるフレームで、底部に基板１
をはめ込み接着剤３で固着している。４はフレー
ム２の側部を貫通し固着して出された外部引出端
子、５は基板１の電子回路（図示は略す）の端子
部１ａにはんだ６により接合され立上つたリード
線である。外部引出端子４の内部接続部４ａに、
リード線５の先端部５ａをマイクロスボツト溶接
により接続している。７はフレーム２上に接着さ
れ密封するカバーである。
上記従来の混成集積回路装置は、電子回路から
のリード線５と外部引出端子４との接続点が電子
回路上に位置しており、双方をマイクロスポツト
溶接したとき、溶融金属粉が飛散し電子回路の配
線間に付着し、短絡することがあり、品質上不具
合が生じていた。
（発明の概要〕 この発明は、フレームから出された外部引出端
子の内部接続部の下方位置に、フレームの側部内
面から遮へい板部を内方へ延ばし、基板からのリ
ード線と外部引出端子の内部接続部とのスポツト
溶接による溶融金属粉の下方への飛散を、遮へい
板部上に受止め、下方の基板の電子回路配線への
飛散付着をなくし、短絡を防止した信頼度の高い
混成集積回路装置を提供することを目的としてい
る。
〔発明の実施例〕
第２図及び第３図はこの発明の一実施例による
混成集積回路装置の縦断面図及び平面図であり、
１，３〜７，１ａ，４ａ，５ａは上記従来装置と
同一のものである。１１は合成樹脂成形品などか
らなるフレーム、１１ａはこのフレームの側部内
面から一体に出された遮へい板部で、外部引出端
子４の接続部４ａの下方位置に突出し、下方の基
板１の電子回路配線部を覆つている。基板１から
のリード線５の先端部５ａと外部引出端子４の接
続部４ａとのマイクロスポツト溶接による溶融金
属粉の下方への飛散を、遮へい板部１１上に受止
める。これにより、下方の基板１の電子回路配線
部に溶融金属粉が飛散付着することが防止され
る。
〔発明の効果〕
以上のように、この発明によれば、外部引出端
子の内部接続部の下方位置に、フレームの側部内
面から遮へい板部を突出して設けたので、基板か
らのリード線と外部引出端子の内部接続部との溶
接による溶融金属粉の下方への飛散が、遮へい板
部上に受止められ、下方の基板の電子回路配線へ
の飛散付着がなくなり短絡が防止され、品質が向
上される。
【図面の簡単な説明】
第１図は従来の混成集積回路装置の縦断面図、
第２図及び第３図はこの発明の一実施例による混
成集積回路装置の縦断面図及び平面図である。 １……混成集積回路基板、４……外部引出端
子、４ａ……接続部、５……リード線、５ａ……
先端部、１１……フレーム、１１ａ……遮へい板
部。なお、図中同一符号は同一又は相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. １ 上面の電子回路の端子部にリード線が接合さ
    れて上方に延ばされた混成集積回路基板、この基
    板を下部に固着し上部が開口しており、外部引出
    端子が側部を貫通して出されたフレーム、及びこ
    のフレームの上部側部内面から一体に内方に延ば
    され、上記外部引出端子の内部接続部の下方位置
    に突出し、下方の上記基板の電子回路配線部を覆
    う遮へい板部を備え、上記リード線の先端部と上
    記外部引出端子の内部接続部との溶接による溶融
    金属粉の下方への飛散を、上記遮へい板部により
    受止めたことを特徴とする混成集積回路装置。
JP59166704A 1984-08-07 1984-08-07 混成集積回路装置 Granted JPS6143460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166704A JPS6143460A (ja) 1984-08-07 1984-08-07 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166704A JPS6143460A (ja) 1984-08-07 1984-08-07 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPS6143460A JPS6143460A (ja) 1986-03-03
JPH0154862B2 true JPH0154862B2 (ja) 1989-11-21

Family

ID=15836208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166704A Granted JPS6143460A (ja) 1984-08-07 1984-08-07 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS6143460A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295481A (ja) * 1988-05-24 1989-11-29 Toshiba Corp リード接続方法
JP2532665B2 (ja) * 1989-06-14 1996-09-11 シーケーディ株式会社 筬通し機における筬羽位置検出装置
JPH09137342A (ja) * 1995-11-10 1997-05-27 Hashizume Kenkyusho:Kk 経糸の筬通し方法、および同方法に用いる高精度筬通し機

Also Published As

Publication number Publication date
JPS6143460A (ja) 1986-03-03

Similar Documents

Publication Publication Date Title
US5442231A (en) Semiconductor device
JPS60167454A (ja) 半導体装置
JPH0154862B2 (ja)
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH01132142A (ja) 半導体装置のパツケージ構造
JPS5958851A (ja) 半導体装置
JPS60138948A (ja) 半導体装置用パツケ−ジ
JPH03261153A (ja) 半導体装置用パッケージ
JPH04119654A (ja) ハイブリッド型半導体装置
JPH0310670Y2 (ja)
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
JPH0617288Y2 (ja) 半導体装置
JPH0419798Y2 (ja)
JPH08255853A (ja) 電子部品搭載装置
KR200222603Y1 (ko) 반도체 버틈 리드 패키지
JP2007073763A (ja) 半導体装置およびその製造方法
JPH06196592A (ja) 電子装置
JP2015032705A (ja) モールドパッケージ
JPH1187899A (ja) 実装基板
JPS63142840A (ja) 半導体装置
KR19980046268A (ko) 반도체 소자의 패키지
JPS6344991Y2 (ja)
JPH0563054U (ja) リードレスチップキャリア