JPH0158694B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、消費電力を低減する構成を有する半
導体集積回路に関するものである。

半導体集積回路の集積度の増大に伴なつて消費
電力が増大し、電源の容量の増大や発熱量の増加
問題が生じる。そこでダイナミツク動作構成や
CMOS構成等の採用により消費電力を低減する
ことが図られている。又通常動作以外はスタンバ
イ動作として消費電力を更に低減することも提案
されている。例えばスタチツク動作回路は、クロ
ツクを停止しても情報の保持が可能であり、
CMOS構成のスタチツク動作回路では、クロツ
クの停止により理論的には消費電力は零となるの
で、スタンバイ動作時にクロツクを停止するとが
考えられる。しかし、スタチツク動作回路はダイ
ナミツク動作回路に比較して素子数が多くなり、
更にCMOSのｐチヤネルトランジスタは、
CMOSのｎチヤネルトランジスタの２〜３倍程
度の大きさを要求されるものであるから、
CMOSによる完全なスタンバイ動作回路は、単
一チヤネルMOS回路に比較して所要面積が増大
する欠点がある。

そこでCMOS構成に於いても、一部の回路は
ダイナミツク動作回路として所要面積の増大を抑
えることが一般的である。この場合、ダイナミツ
ク動作回路を含む為、スタンバイ動作時にクロツ
クを停止することができないことになる。即ちス
タンバイ動作時に消費電力を更に低減することが
できないものとなる。

本発明は、前述の如くスタンバイ動作を含む半
導体集積回路に於いて、スタンバイ動作中の消費
電力を低減し得るようにし、且つスタンバイ動作
への移行並びに復帰動作を安定に行なわせること
を目的とするものである。以下実施例について詳
細に説明する。

第１図は本発明の実施例の要部ブロツク線図で
あり、１はクロツク発生回路、２は水晶発振子、
３はタイミング発生回路、４はゲート回路、５は
スタンバイ制御回路、６はダイナミツク動作レジ
スタ、７は分周回路、８はスタンバイタイミング
発生回路、９はアンド回路、FF１〜FF４はフリ
ツプフロツプ、Ｑ１〜Ｑ６はMOSトランジスタ、
Dinはデータ入力端子、Doutはデータ出力端子で
ある。クロツク発生回路１は水晶発振子２により
定まる周波数のクロツクCLKを発生するもので
あり、タイミング発生回路３はクロツクCLKに
同期してタイミング信号φ１〜φ６を発生し、各
部に供給するものである。又スタンバイタイミン
グ発生回路８は、フリツプフロツプFF１の端
子出力が“０”となることにより起動されて、タ
イミング信号φ５，φ６に基いてタイミング信号
ta、tb、tcを出力し、タイミング信号tbをホール
ド信号HOLDとして、プログラムの実行停止を
行なわせるものであり、例えば、図示を省略した
プロセツサに加えられるものである。又ゲート回
路４はクロツクCLKをタイミング発生回路３に
加えるか否かを制御するもので、スタンバイ動作
中は閉じてクロツクCLKの供給を停止するもの
であつて、省略することも可能であるから点線で
示している。

又外部スタンバイ制御入力、は外部
割込入力、はタイマ・カウンタクロツク入力、
SCはシリアルポートクロツク入力をそれぞれ示
す。半導体集積回路に於いては、その内部動作
が、プログラム実行のように内部条件で制御され
るものと、外部から入力される外部制御信号によ
つて制御されるものとがある。例えば、前述の外
部割込入力、タイマ・カウンタクロツク入力
TC、シリアルポートクロツク入力等の外部制
御信号により、半導体集積回路の内部が直接的に
制御されるものであり、割込発生が許可されてい
る場合には、外部制御信号による動作結果に従つ
て割込発生が生じると、プログラム実行とは別に
強制的に新たな内部動作が引き起こされることが
ある。

又外部スタンバイ制御入力又はスタンバイ制御
命令実行の結果より、スタンバイ制御が起動され
ると、他の外部制御信号により内部状態が変化し
ないように、スタンバイ制御起動時の外部制御信
号をフリツプフロツプFF２，FF３，FF４によ
りラツチするものである。そして、現在実行中の
命令終了後に、プログラムの実行を停止させる為
に、プログラム実行を行うプロセツサ（図示せ
ず）等にホールド信号HOLDが加えられる。即
ち、新たな命令実行を始めないように、命令実行
停止状態（ホールド）とするものである。

次にタイミング信号を停止させるもので、ダイ
ナミツク動作レジスタ６等のダイナミツク動作回
路にタイミング発生回路３から供給されるタイミ
ング信号φ１，φ２等を“１”等の特定の論理レ
ベルに固定することにより、スタチツク動作状態
で情報の保持等を行なわせ、且つ消費電力を低減
させるものである。

又スタンバイ制御解除の場合は、ダイナミツク
動作回路に通常のタイミング信号φ１，φ２等を
供給し、スタチツク動作からダイナミツク動作に
移行させ、次にホールド信号HOLDを解除して
プロセツサ（図示せず）等によるプログラム実行
を再開させ、外部制御信号のラツチを解除するも
のである。

第２図は動作説明図であり、V_ccは常用電源電
圧、BVは予備電源による電圧、は正常時は
“１”でスタンバイ動作時に“０”となる信号、
FF１Ｑ、FF１はフリツプフロツプFF１のＱ
端子及び端子出力、ta〜tc及びφ１〜φ６はタ
イミング信号、CLKはクロツクである。

常用電源電圧V_ccが正常で信号が“１”で
あると、フリツプフロツプFF１はリセツト状態
であるから、スタンバイ制御回路５の分周回路７
及びスタンバイタイミング発生回路８は動作しな
い。従つてタイミング信号ta、tb、tcは“０”で
あつて、タイミング発生回路３は正常な動作を行
ない、所定のタイミングでタイミング信号φ１〜
φ６を発生し、各部にタイミング信号φ１〜φ６
を供給する。

常用電源電圧V_ccが電源障害により所定の値以
下に低下すると、それを検出して信号を
“０”とする。それによつてフリツプフロツプFF
１がセツトされ、端子出力が“０”となること
によりスタンバイタイミング発生回路８が起動さ
れる。起動されたスタンバイタイミング発生回路
８は、所定の時間後にタイミング信号taを“１”
とし、外部制御信号、、が加えられた
場合、それぞれフリツプフロツプFF２〜FF４に
ラツチする。なおこれらの外部制御信号，
TC，は、図示を省略した外部回路から加えら
れるものであり、正常動作時に於いては、フリツ
プフロツプFF２〜FF４を介して内部回路（図示
せず）に加えられる。例えば、本発明をマイクロ
コンピユータに適用した場合、外部割込入力
はプロセツサへ、タイマ・カウンタクロツク入力
TCはタイマへ、シリアルポートクロツク入力
はシリアルデータ制御回路等へ加えられる。従つ
て、フリツプフロツプFF２〜FF４は、正常動作
時に外部制御信号を内部回路に伝達し、スタンバ
イ動作に移行する時に、外部制御信号をラツチし
てスタンバイ動作期間中保持し、スタンバイ動作
解除時には、ラツチされていた外部制御信号の取
り込みを可能とする構成を有し、速やかな処理の
再開を可能とするものである。

タイミング信号taの次にタイミング信号tbが
“１”となり、ホールド信号HOLDとして各部に
加えられ、各部はスタンバイ動作状態となる。又
タイミング信号tbの次にタイミング信号tcが
“１”となり、タイミング発生回路３を制御して、
ダイナミツク動作レジスタ６に加えられるタイミ
ング信号φ１，φ２を強制的に“１”とする。そ
れによつてトランジスタＱ５，Ｑ６は共にオンと
なるので、スタチツク動作回路を形成することに
なり、情報の記憶保持が行われる。

一般に半導体集積回路の消費電力P_dは次式で
表わされる。

P_d＝P_dc＋Ｋ・Ｃ・V² _cc． ……(1) 但し、P_dcは定常的に消費される電力、Ｋは係
数、Ｃはダイナミツク動作により電荷が充放電さ
れる総計の静電容量、V_ccは電源電圧、動作周
波数である。

CMOS構成に於いては、定常的に消費される
電力P_dcは一般に無視し得る程小さいものであり、
従つて動作周波数を零とすることにより消費電
力P_dは無視し得る程のものに低減することがで
きる。即ちダイナミツク動作レジスタ６等のダイ
ナミツク動作回路をスタツチク動作となるタイミ
ング信号状態とし、且つ情報の破壊がないように
することによつて消費電力P_dを低減することが
できる。

前述の如き低消費電力スタンバイ動作となつた
後はクロツクCLKを停止しても良いものであり、
クロツク発生回路１の動作を停止させるか又はゲ
ート回路４を閉じてクロツクCLKの供給を停止
することができる。又前述の如き動作過程に於い
て、予備電源への切換えが行なわれ、予備電源か
らの電圧BVが回路に印加されることになる。

常用電源が復旧して、予備電源から常用電源へ
の切換えが行なわれると、信号が“０”か
ら“１”になる。その時フリツプフロツプFF１
はセツト状態であるから、アンド回路９を介して
タイミング発生回路３からのタイミング信号φ５
が分周回路７に加えられ、タイミング信号φ５の
分周が行なわれる。分周回路７はカウンタと同様
な構成であるから、タイミング信号φ５を分周比
に対応した数をカウンすることにより分周出力に
相当するキヤリー信号が出力され、フリツプフロ
ツプFF１をリセツトする。

信号が“１”になつた時点でクロツク
CLKがタイミング発生回路３に加えられていな
い場合、例えば前述の如く低消費電力スタンバイ
動作となつたことによりクロツク発生回路１の動
作停止又はゲート回路４を閉じている場合、信号
HLTが“０”から“１”になつたことによりク
ロツク発生回路１の動作開始又はゲート回路４を
開くことにより、クロツクがタイミング発生回路
３に供給され、それによつてタイミング信号φ１
〜φ６が発生され、従つてタイミング信号φ５が
前述の場合より遅れて分周回路７に加えられるこ
とになる。なおこの場合に於いてもタイミング信
号φ１，φ２は“１”に固定されたままである。

フリツプフロツプFF１のリセツトによりアン
ド回路９が閉じられて分周回路７は動作を停止
し、又フリツプフロツプFF１の端子出力が
“１”となることにより、スタンバイタイミング
発生回路８では、先ずタイミング信号tcを“１”
から“０”にする。それによつてタイミング発生
回路３からのタイミング信号φ１，φ２の固定が
解除され、ダイナミツク動作レジスタ６は通常の
ダイナミツク動作を行なうものとなる。次にタイ
ミング信号tbを“１”から“０”にする。それに
よつてホールド信号HOLDは“０”となり、ホ
ールド動作の解除が行なわれる。次にタイミング
信号taを“１”から“０”にし、外部制御信号
IRQ，，のラツチを解除する。以上によつ
てスタンバイ動作が解除され、正常動作に移行す
る。

前述のダイナミツク動作レジスタ６に供給する
タイミング信号φ１，φ２とスタンバイ動作時に
“１”に固定する手段は、例えばナンド回路を用
い、タイミング発生回路３からのタイミング信号
φ１，φ２とスタンバイタイミング発生回路８か
らのタイミング信号tcを反転した信号とを入力さ
せる構成とし、タイミング信号tcが“１”となる
と、ナンド回路の出力は“１”となるので、ダイ
ナミツク動作レジスタ６に供給するタイミング信
号φ１，φ２は“１”に固定されることになる。
又論理レベルを固定するタイミング信号の数は、
半導体集積回路内のダイナミツク動作回路の構成
に対応して更に多くすることも勿論可能であり、
且つ固定する論理レベルは“０”を含むようにす
る場合も生じることになる。

前述の動作を要約すると、スタンバイ制御起動
により、スタンバイタイミング発生回路８からの
タイミング信号taが“１”となつて、外部制御信
号がフリツプフロツプFF２，FF３，FF４にラ
ツチされる。そして、一定時間後にタイミング信
号tbを“１”とし、それをホールド信号HOLD
として図示を省略したプロセツサ等に加える。例
えば、前述のラツチ直前に割込制御に入つた場
合、その割込制御に要する時間は予め判つている
から、その時間が経過した後に、タイミング信号
tb（ホールド信号HOLD）を“１”として、プロ
セツサ等によるプログラムの実行を停止させる。

タイミング信号tbを“１”とした後、一定時間
後に、タイミング信号tcを“１”として、ダイナ
ミツク動作回路に供給するタイミング信号φ１，
φ２等を特定の論理レベルに固定する。即ち、タ
イミング信号tcが“１”の期間、タイミング信号
を停止状態として、ダイナミツク動作回路の消費
電力を低減させることができる。

スタンバイ制御解除の場合は、タイミング信号
hcを“０”としてダイナミツク動作回路に供給
するタイミング信号φ１，φ２等を正常状態に戻
し、次に、ダイナミツク動作回路の動作が安定と
なる時間後に、タイミング信号hb（ホールド信号
HOLD）を“０”として、ポロセツサ等による
プログラム実行を再開させ、次に、タイミング信
号taを“０”として外部制御信号のラツチを解除
して、外部制御信号による制御を再開させるもの
である。

前述のように、スタンバイタイミング発生回路
８からのタイミング信号ta，tb，tcは、それぞれ
スタンバイ制御の起動，解除に必要なタイミング
シーケンスを有するものである。

以上説明したように、本発明は、常用電源から
電池等の予備電源に切換えた場合や停止命令が加
えられた場合にスタンバイ動作を開始し、先ず外
部制御信号のラツチを行なつてスタンバイ動作を
解除したときに正常な動作に直ちに復帰し得るよ
うにし、次にホールド信号を出力して各部をホー
ルド状態とし、次にダイナミツク動作回路へ供給
するタイミング信号を特定の論理レベルに固定し
て、スタツチク動作による情報の保持を行なわせ
ると共に消費電力を低減させ、スタンバイ動作を
解除する場合は、タイミング信号の特定の論理レ
ベルの固定を解除し、次にホールド信号を解除
し、次にラツチ手段を解除して外部制御信号の取
り込みを可能とすることにより、低消費電力スタ
ンバイ動作への移行を内部状態の破壊がないよう
に円滑に行なわせることができ、且つスタンバイ
動作から正常動作への移行も円滑に行わせること
ができる。従つて、ダイナミツク動作回路を含ま
せることにより半導体集積回路の所要面積を小さ
くすることが可能となり、且つスタンバイ動作に
移行させることにより、消費電力を一層低減する
ことができる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例の要部ブロツク線図、
第２図は動作説明図である。 １はクロツク発生回路、２は水晶発振子、３は
タイミング発生回路、４はゲート回路、５はスタ
ンバイ制御回路、６はダイナミツク動作レジス
タ、７は分周回路、８はスタンバイタイミング発
生回路、９はアンド回路、FF１〜FF４はフリツ
プフロツプ、φ１〜φ６はタイミング信号であ
る。

Claims (1)

1. 【特許請求の範囲】 １ ダイナミツク動作回路を含む半導体集積回路
   であつて、消費電力を低減するスタンバイ動作の
   開始及び解除を制御するスタンバイ動作回路を具
   備し、 該スタンバイ動作回路は、スタンバイ動作の開
   始により外部制御信号をラツチするラツチ手段
   と、該ラツチ手段によるラツチ後にホールド信号
   を出力する手段と、前記ダイナミツク動作回路へ
   供給するタイミング信号を特定の論理レベルに固
   定する手段とを有し、且つスタンバイ動作の解除
   は、前記タイミング信号の特定の論理レベルの固
   定を解除し、次に前記ホールド信号を解除し、次
   に前記ラツチ手段を解除して前記外部制御信号の
   取り込みを可能とする制御により行なう構成とし
   たことを特徴とする半導体集積回路。