JPH0160933B2 - - Google Patents
Info
- Publication number
- JPH0160933B2 JPH0160933B2 JP57076167A JP7616782A JPH0160933B2 JP H0160933 B2 JPH0160933 B2 JP H0160933B2 JP 57076167 A JP57076167 A JP 57076167A JP 7616782 A JP7616782 A JP 7616782A JP H0160933 B2 JPH0160933 B2 JP H0160933B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- sputtering
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は薄膜の形成方法に関し、特に表面に段
差を有する半導体基板上に薄膜を形成する方法に
関する。
差を有する半導体基板上に薄膜を形成する方法に
関する。
従来、半導体装置の製造において、半導体基板
に能動領域を形成し、これに電極及び配線を設け
ようとするとき、半導体基板表面に酸化膜等によ
る段差があるので段差の所で配線用金属層が不連
続となり断線不良を生ずるという問題があつた。
に能動領域を形成し、これに電極及び配線を設け
ようとするとき、半導体基板表面に酸化膜等によ
る段差があるので段差の所で配線用金属層が不連
続となり断線不良を生ずるという問題があつた。
第１図は従来の半導体装置の一例の断面図であ
る。
る。
一導電型半導体基板１に反対導電型能動領域２
を設け、酸化膜３で覆い、窓４をあけて金属膜５
を被着する。今、窓４の寸法をｌ、酸化膜３の厚
さをt1、金属膜５の厚さをt2とする。金属膜５の
厚さは酸化膜３の窓側端部及び側面で薄くなり、
t1が大きい程、そしてt2が小さい程断線が起りや
すい。断線を防ぐには段差部分に被着される膜の
廻り込みを良くすることが必要である。被着され
る膜の廻り込みは、真空蒸着法よりもスパツタ法
の方が良い。しかし、窓の寸法ｌが小さくなるに
つれ、また段差寸法t1が大きくなるにつれて、即
ちｌ／t1比が小さくなるにつれて、スパツタ法で
も廻り込みが充分でなくなり、断線に至らなくて
も種々の問題を引起すことになる。例えば、金属
層５をT1とし、この上にPt膜を形成して熱処理
したとき、PtがTi中を拡散して半導体基板内に
至り白金珪化物を作るというような問題を生ず
る。これを防ぐためにTi膜５を厚くなると、熱
的応力のためにTi膜が酸化膜３から剥れるとい
う問題を生ずる。
を設け、酸化膜３で覆い、窓４をあけて金属膜５
を被着する。今、窓４の寸法をｌ、酸化膜３の厚
さをt1、金属膜５の厚さをt2とする。金属膜５の
厚さは酸化膜３の窓側端部及び側面で薄くなり、
t1が大きい程、そしてt2が小さい程断線が起りや
すい。断線を防ぐには段差部分に被着される膜の
廻り込みを良くすることが必要である。被着され
る膜の廻り込みは、真空蒸着法よりもスパツタ法
の方が良い。しかし、窓の寸法ｌが小さくなるに
つれ、また段差寸法t1が大きくなるにつれて、即
ちｌ／t1比が小さくなるにつれて、スパツタ法で
も廻り込みが充分でなくなり、断線に至らなくて
も種々の問題を引起すことになる。例えば、金属
層５をT1とし、この上にPt膜を形成して熱処理
したとき、PtがTi中を拡散して半導体基板内に
至り白金珪化物を作るというような問題を生ず
る。これを防ぐためにTi膜５を厚くなると、熱
的応力のためにTi膜が酸化膜３から剥れるとい
う問題を生ずる。
このように、従来の薄膜形成法では、集積化が
進み、素子寸法が小さくなるにつれて、断線、剥
れあるいは好ましからざる化合物の生成というよ
うな問題を生ずるという欠点があつた。
進み、素子寸法が小さくなるにつれて、断線、剥
れあるいは好ましからざる化合物の生成というよ
うな問題を生ずるという欠点があつた。
本発明は上記欠点を除去し、段差を有する半導
体基板上に薄膜を形成するに当り、段差部分での
膜材料の廻り込みを良くし、均一な膜を形成でき
る薄膜の形成方法を提供することである。
体基板上に薄膜を形成するに当り、段差部分での
膜材料の廻り込みを良くし、均一な膜を形成でき
る薄膜の形成方法を提供することである。
本発明の薄膜の形成方法は、絶縁体、半導体あ
るいは導体の少くとも一つを用いて半導体基板上
に該半導体基板表面と段差を生ずるように膜を形
成する工程と、前記膜を含む半導体基板をスパツ
タ装置に装填し、スパツタリングを行うに際し、
スパツタリングの初期一部期間を除き前記半導体
基板に負の電位を与えて前記膜を含む半導体基板
上に金属の薄膜を形成する工程とを含んで構成さ
れる。
るいは導体の少くとも一つを用いて半導体基板上
に該半導体基板表面と段差を生ずるように膜を形
成する工程と、前記膜を含む半導体基板をスパツ
タ装置に装填し、スパツタリングを行うに際し、
スパツタリングの初期一部期間を除き前記半導体
基板に負の電位を与えて前記膜を含む半導体基板
上に金属の薄膜を形成する工程とを含んで構成さ
れる。
本発明の実施例について図面を用いて説明す
る。
る。
第２図ａ〜ｄは本発明の一実施例を説明するた
めの主な工程における断面図である。
めの主な工程における断面図である。
まず、第２図ａに示すように、一導電型半導体
基板１１に反対導電型ベース領域１２、一導電型
エミツタ領域１３を形成し、表面を酸化膜１４で
覆い、コンタクト用の窓１５，１６をあける。
基板１１に反対導電型ベース領域１２、一導電型
エミツタ領域１３を形成し、表面を酸化膜１４で
覆い、コンタクト用の窓１５，１６をあける。
次に、第２図ｂに示すように、基板表面にPt
を蒸着し、熱処理して白金珪化物層１７を形成
し、王水処理により不要のPtを除去する。
を蒸着し、熱処理して白金珪化物層１７を形成
し、王水処理により不要のPtを除去する。
次に、プラズマ放電を用いるスパツタ装置内に
上記工事を行つた半導体基板１１を装填し、Ti
及びPtをスパツタとしてTi層１８、Pt層１９を
形成するのであるが、本発明においては、このス
パツタリング期間中の初期一部期間を除いて半導
体基板１１に負電位を与える。スパツタリングに
より被着されるべき材料はスパツタリング中にイ
オン化されるので、半導体基板１１に負電位を与
えると、段差を形成している窓１５，１６の下部
まで材料の廻り込みが良くなり、厚さの均一な
Ti層１８、Pt層１９の薄膜が得られる、かつ、
スパツタリングの初期には負電位を与えないた
め、半導体基板１１に加わる損傷が緩和されるこ
とになる。また、負電位を印刷した時、急激に発
生する負電界により生ずる異常放電等の不良発生
を防止することができる。
上記工事を行つた半導体基板１１を装填し、Ti
及びPtをスパツタとしてTi層１８、Pt層１９を
形成するのであるが、本発明においては、このス
パツタリング期間中の初期一部期間を除いて半導
体基板１１に負電位を与える。スパツタリングに
より被着されるべき材料はスパツタリング中にイ
オン化されるので、半導体基板１１に負電位を与
えると、段差を形成している窓１５，１６の下部
まで材料の廻り込みが良くなり、厚さの均一な
Ti層１８、Pt層１９の薄膜が得られる、かつ、
スパツタリングの初期には負電位を与えないた
め、半導体基板１１に加わる損傷が緩和されるこ
とになる。また、負電位を印刷した時、急激に発
生する負電界により生ずる異常放電等の不良発生
を防止することができる。
次に、第２図ｃに示すように、ホトレジスト・
マスク２０を設け、メツキ法によりAu層２１を
設ける。
マスク２０を設け、メツキ法によりAu層２１を
設ける。
次に第２図ｄに示すように、ホトレジスト・マ
スク２０を除去し、Au層２１をマスクにしてPt
層１９、Ti層１８の露出部分をエツチング除去
し、所望の半導体装置を得る。
スク２０を除去し、Au層２１をマスクにしてPt
層１９、Ti層１８の露出部分をエツチング除去
し、所望の半導体装置を得る。
上記実施例では、被着される材料にTi、Pt等
の金属を用いたが、被着される薄膜材料は他の金
属でも良い。
の金属を用いたが、被着される薄膜材料は他の金
属でも良い。
以上詳細に説明したように、本発明によれば、
表面に段差を有する半導体基板上に均一な厚さの
薄膜を形成することができるのでその効果は大き
い。
表面に段差を有する半導体基板上に均一な厚さの
薄膜を形成することができるのでその効果は大き
い。
第１図は従来の半導体装置の一例の断面図、第
２図ａ〜ｄは本発明の一実施例を説明するための
主な工程における断面図である。 １……一導電型半導体基板、２……反対導電型
能動領域、３……酸化膜、４……窓、５……金属
膜、１１……一導電型半導体基板、１２……反対
導電型ベース領域、１３……一導電型エミツタ領
域、１４……酸化膜、１５，１６……窓、１７…
…白金珪化物層、１８……Ti層、１９……Pt層、
２０……ホトレジスト、２１……Au層。
２図ａ〜ｄは本発明の一実施例を説明するための
主な工程における断面図である。 １……一導電型半導体基板、２……反対導電型
能動領域、３……酸化膜、４……窓、５……金属
膜、１１……一導電型半導体基板、１２……反対
導電型ベース領域、１３……一導電型エミツタ領
域、１４……酸化膜、１５，１６……窓、１７…
…白金珪化物層、１８……Ti層、１９……Pt層、
２０……ホトレジスト、２１……Au層。
Claims (1)
- １ 絶縁体、半導体あるいは導体の少くとも一つ
を用いて半導体基板上に該半導体基板表面と段差
を有する膜を形成する工程と、前記膜を含む半導
体基板をスパツタ装置に装填し、スパツタリング
を行うに際し、スパツタリングの初期一部期間を
除き前記半導体基板に負の電位を与えて前記膜を
含む半導体基板上に金属の薄膜を形成する工程と
を含むことを特徴とする薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57076167A JPS58194334A (ja) | 1982-05-07 | 1982-05-07 | 薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57076167A JPS58194334A (ja) | 1982-05-07 | 1982-05-07 | 薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194334A JPS58194334A (ja) | 1983-11-12 |
| JPH0160933B2 true JPH0160933B2 (ja) | 1989-12-26 |
Family
ID=13597517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57076167A Granted JPS58194334A (ja) | 1982-05-07 | 1982-05-07 | 薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58194334A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179532A (ja) * | 1985-02-05 | 1986-08-12 | Agency Of Ind Science & Technol | コンタクト電極の形成方法 |
| JPS61261472A (ja) * | 1985-05-13 | 1986-11-19 | Nippon Telegr & Teleph Corp <Ntt> | バイアススパツタ法およびその装置 |
| JPH0658900B2 (ja) * | 1986-06-26 | 1994-08-03 | 工業技術院長 | オ−ミツク電極の製造方法 |
| JPH0699804B2 (ja) * | 1987-12-04 | 1994-12-07 | 株式会社日立製作所 | スパッタリング装置 |
| JPH0768616B2 (ja) * | 1992-03-11 | 1995-07-26 | 富士ゼロックス株式会社 | 薄膜形成方法及び薄膜形成装置 |
-
1982
- 1982-05-07 JP JP57076167A patent/JPS58194334A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58194334A (ja) | 1983-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US4417387A (en) | Gold metallization in semiconductor devices | |
| JPH0365658B2 (ja) | ||
| US3918149A (en) | Al/Si metallization process | |
| JPH0160933B2 (ja) | ||
| JP2004000006U6 (ja) | 半導体装置 | |
| JP2004000006U (ja) | 半導体装置 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JP2955847B2 (ja) | 白金薄膜の形成方法及びメモリ用キャパシタの形成方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JP2000514602A (ja) | 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPH1083973A (ja) | 半導体装置のコンタクト形成方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPH01102938A (ja) | 半導体集積回論の製造方法 | |
| JPH0117248B2 (ja) | ||
| JPS61166173A (ja) | 薄膜トランジスタ装置 |