JPH0195338A - テストプログラムの起動方法 - Google Patents
テストプログラムの起動方法Info
- Publication number
- JPH0195338A JPH0195338A JP62252546A JP25254687A JPH0195338A JP H0195338 A JPH0195338 A JP H0195338A JP 62252546 A JP62252546 A JP 62252546A JP 25254687 A JP25254687 A JP 25254687A JP H0195338 A JPH0195338 A JP H0195338A
- Authority
- JP
- Japan
- Prior art keywords
- test program
- program
- main program
- memory
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロブ覧セッサの如き処理装置にて実
行されるテストプログラムの起動方法に関する。
行されるテストプログラムの起動方法に関する。
この種のテストプログラムの起動方法として、テストプ
ログラムを主プログラムと〜もに例、ｔばＥＦＲＯＭ（
電気的に書き替え可能なリードオンリメモリ）に実装し
ておき、成る条件が成立したら主プログラムからテスト
プログラムを起動すると云う方法がある。
ログラムを主プログラムと〜もに例、ｔばＥＦＲＯＭ（
電気的に書き替え可能なリードオンリメモリ）に実装し
ておき、成る条件が成立したら主プログラムからテスト
プログラムを起動すると云う方法がある。
しかしながら、上記の方法ではテストプログラムの起動
に必ず主プログラムが介在しなければならないため、主
プログラムが複雑になるだけでなく、その負担が増大す
ると云う問題がある。また、主プログラムとテストプロ
グラムとの間に成る種の関係があるため、いずれか一方
のプログラムを修正したシすると、他方のプログラムに
影響が出る可能性があることから、これをチエツクして
必要ならば修正すると云う煩雑な作業が必要になると云
う問題もある。
に必ず主プログラムが介在しなければならないため、主
プログラムが複雑になるだけでなく、その負担が増大す
ると云う問題がある。また、主プログラムとテストプロ
グラムとの間に成る種の関係があるため、いずれか一方
のプログラムを修正したシすると、他方のプログラムに
影響が出る可能性があることから、これをチエツクして
必要ならば修正すると云う煩雑な作業が必要になると云
う問題もある。
したがって、この発明は主プログラムを介在させること
なく、テストプログラムを起動し得るようにして主プロ
グラムの負担を軽減すると＼もに、上述の如き煩雑な作
業を不用にすることを目的とする。
なく、テストプログラムを起動し得るようにして主プロ
グラムの負担を軽減すると＼もに、上述の如き煩雑な作
業を不用にすることを目的とする。
プ胃セッサにて実行される主プログラムとテストプログ
ラムとを１つのメモリの上位半分と下位半分に分けて格
納し、該メモリの最上位アドレス線を論理１または０に
することにより、テストプログラムを主プログラムから
独立して起動可能にする。
ラムとを１つのメモリの上位半分と下位半分に分けて格
納し、該メモリの最上位アドレス線を論理１または０に
することにより、テストプログラムを主プログラムから
独立して起動可能にする。
１つのＥＦＲＯＭの如きメモリの上位半分と下位半分と
にテストプログラムと主プログラムとをそれぞれ実装し
、ＥＰＲＯＭの最上位アドレス線をスイッチ等によシ「
１」または「０」にすることにより、主プログラムとは
独立してテストプログラムを起動できるようにする。
にテストプログラムと主プログラムとをそれぞれ実装し
、ＥＰＲＯＭの最上位アドレス線をスイッチ等によシ「
１」または「０」にすることにより、主プログラムとは
独立してテストプログラムを起動できるようにする。
第１図はこの発明の詳細な説明するだめのブロック図、
第２図はメモリへのプログラムの格納態様を示すブロッ
ク図である。
第２図はメモリへのプログラムの格納態様を示すブロッ
ク図である。
第１図において、１はＥＦＲＯＭの如きメモリ、２はス
イッチで、ＥＦＲＯＭｌの最上位アドレス線はスイッチ
２によシ論理＠１″または“０”にされる。なお、ＥＰ
ＲＯＭ１に対する書込みおよび読出し回路は省略されて
いるが、こへから読み出されたデータは図示されないマ
イクロプロセッサの如き処理装置に頓見られる。
イッチで、ＥＦＲＯＭｌの最上位アドレス線はスイッチ
２によシ論理＠１″または“０”にされる。なお、ＥＰ
ＲＯＭ１に対する書込みおよび読出し回路は省略されて
いるが、こへから読み出されたデータは図示されないマ
イクロプロセッサの如き処理装置に頓見られる。
したがって、いま主プログラムおよびテストプログラム
が第２図の如く、ＥＦＲＯＭｌの下半分。
が第２図の如く、ＥＦＲＯＭｌの下半分。
上半分にそれぞれ分けられて格納されているものとすれ
ば、スイッチ２によｊｌ）ＥＰＲＯＭ１の最上位アドレ
ス線を論理「１」とすることＫよル、マイクロプロセッ
サ側から見たＥＰＲＯＭ１のアドレスは第２図のＡＤｔ
の如くな）、テストプログラムが起動される。なお、通
常はスイッチ２によ！５ＥＦＲＯＭ１の最上位アドレス
線は論理０にされているので、これによシ主プログラム
が起動されることになる。また、ＥＦＲＯＭｌにおける
主プログラムとテストプログラムの格納態様を第２図と
逆にすれば、論理０にてテストプログラム、論理１にて
主プログラムがそれぞれ選択できることは云う迄もない
。
ば、スイッチ２によｊｌ）ＥＰＲＯＭ１の最上位アドレ
ス線を論理「１」とすることＫよル、マイクロプロセッ
サ側から見たＥＰＲＯＭ１のアドレスは第２図のＡＤｔ
の如くな）、テストプログラムが起動される。なお、通
常はスイッチ２によ！５ＥＦＲＯＭ１の最上位アドレス
線は論理０にされているので、これによシ主プログラム
が起動されることになる。また、ＥＦＲＯＭｌにおける
主プログラムとテストプログラムの格納態様を第２図と
逆にすれば、論理０にてテストプログラム、論理１にて
主プログラムがそれぞれ選択できることは云う迄もない
。
上記では、メモリとし・てＥＰＲＯＭ、プロセッサとし
てマイクロプロセッサを用いる例を示したが、これに限
定されないことは勿論である。
てマイクロプロセッサを用いる例を示したが、これに限
定されないことは勿論である。
この発明によれば、主プログラムとテストプログラムを
全く独立にメモリへ格納してアクセスするようにしたの
で、テストプログラム起動時における主プログラムの負
担が軽減されるだけでなく、プログラムのいずれか一方
の修正による影響が他方に及ばないと云う利点が得られ
るものである。
全く独立にメモリへ格納してアクセスするようにしたの
で、テストプログラム起動時における主プログラムの負
担が軽減されるだけでなく、プログラムのいずれか一方
の修正による影響が他方に及ばないと云う利点が得られ
るものである。
第１図はこの発明の詳細な説明するためのブロック図、
第２図はメモリへのプログラムの格納態様例を示すブロ
ック図である。 符号説明 １・・・・・・ＥＰＲＯＭ（電気的に書き替え可能なＲ
ＯＭ）、２・・・・・・スイッチ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 １１ 図 Ａ島王里１ ＃１！２ 図
第２図はメモリへのプログラムの格納態様例を示すブロ
ック図である。 符号説明 １・・・・・・ＥＰＲＯＭ（電気的に書き替え可能なＲ
ＯＭ）、２・・・・・・スイッチ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 １１ 図 Ａ島王里１ ＃１！２ 図
Claims (1)
- プロセッサにて実行される主プログラムとテストプログ
ラムとを１つのメモリの上位半分と下位半分に分けて格
納し、該メモリの最上位アドレス線を論理１または０に
することにより、テストプログラムを主プログラムから
独立して起動可能にしてなることを特徴とするテストプ
ログラムの起動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252546A JPH0195338A (ja) | 1987-10-08 | 1987-10-08 | テストプログラムの起動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252546A JPH0195338A (ja) | 1987-10-08 | 1987-10-08 | テストプログラムの起動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0195338A true JPH0195338A (ja) | 1989-04-13 |
Family
ID=17238878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252546A Pending JPH0195338A (ja) | 1987-10-08 | 1987-10-08 | テストプログラムの起動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0195338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553486A (en) * | 1993-10-01 | 1996-09-10 | Hysitron Incorporated | Apparatus for microindentation hardness testing and surface imaging incorporating a multi-plate capacitor system |
-
1987
- 1987-10-08 JP JP62252546A patent/JPH0195338A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553486A (en) * | 1993-10-01 | 1996-09-10 | Hysitron Incorporated | Apparatus for microindentation hardness testing and surface imaging incorporating a multi-plate capacitor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH0195338A (ja) | テストプログラムの起動方法 | |
| JPH04169937A (ja) | マイクロ・プロセッサ | |
| JPS5826109B2 (ja) | ジヨウホウシヨリソウチ | |
| JPH0435957Y2 (ja) | ||
| JPS6367647A (ja) | マイクロプロセツサ応用機器 | |
| JPH0418043Y2 (ja) | ||
| JPS5995651A (ja) | メモリ・デ−タの変更方法 | |
| JPH0713761A (ja) | マイクロコンピュータ | |
| JPH06324938A (ja) | ワンチップマイクロコンピュータ | |
| JPS59167764A (ja) | メモリアクセス方式 | |
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPS636637A (ja) | メモリ切替装置 | |
| JPS5878203A (ja) | プログラマブル・コントロ−ラ | |
| JPS6059449A (ja) | プログラマブルコントロ−ラ | |
| JPS62221060A (ja) | マイクロプロセツサシステムの制御方法 | |
| JPH04268651A (ja) | 情報処理装置のメモリ制御回路 | |
| JPH02252039A (ja) | プロセッサのメモリ制御方式 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| JPS5990159A (ja) | マルチｃｐｕ起動方式 | |
| JPH03194683A (ja) | Ｉｃカード | |
| JPH02100153A (ja) | メモリマップ切換制御方式 | |
| JPH05189386A (ja) | 入出力制御装置 | |
| JPH02118989A (ja) | 読出し専用メモリ回路 | |
| JPS6059442A (ja) | 制御装置 |