JPH02100152A

JPH02100152A - 増設基板の設定確認装置

Info

Publication number: JPH02100152A
Application number: JP63253075A
Authority: JP
Inventors: Isao Naganami; 長南　功男; Shinji Itami; 伊丹　伸治
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-10-07
Filing date: 1988-10-07
Publication date: 1990-04-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、主基板に増設する増設基板のアドレス空間
設定スイッチの誤設定を確認する増設基板の設定確認装
置に関するものである。

（従来の技術）第４図は、従来の増設基板に関するブロック図であり、
図中、（１）は主回路、（２）は主基板接続用のＩ／Ｆ
　、　　（３）はアドレスとアドレス設定スイッチとを
デコードするデコーダ回路、（４−１）〜（４−ｎ）は
１〜ｎ枚の増設基板のアドレス空間をそれぞれ設定する
設定スイッチ、（５）　はアドレスバス（６）に設定ス
イッチ（４−１）〜（４−ｎ）で設定されたアドレス空
間が籾たときにデコーダ回路（３）により有効となるデ
コード線、（７）はデータバス、（８）は書込み要求線
、（９）は読出し要求線、（／Ｏ）は“旧ｇｈ”のとき
メモリアクセス、“Ｌｏｗ”のときＩ／Ｏアクセスを要
求するメモリ・Ｉ／Ｏ選択線である。

第５図は、上記Ｉ／Ｆ　（２）の信号の内分けを示す説
明図で、八〇〜Ａ７がアドレスバス（６）用として、Ｄ
Ｏ〜０７がデータバス（７）用として、ＷＲが書込み要
求線（８）用として、ＲＤが読出し要求線（９）用とし
て、またＭＥＭ／ＩＯがメモリ・Ｉ／Ｏ選択線（／Ｏ）
用として割付けられている。

第６図は、主基板と増設基板との接続状態を示すブロッ
ク図で、図中、（１６）は主基板、（１７−１）　。

（１７−２）　、・・・、　（１７−ｎ）はそれぞれ個
別の増設基板、（ｌａ−ｔ）　、　（１８−２）　、−
、（１８−ｎ）は主基板（１６）と各増設基板（１７−
１）〜（１７−ｎ）とを接続するバスである。

第７図は、主基板（１６）のメモリマツプを示すもので
、図中、（１９−１）　、　（１９−２）　、−、（１
９−ｎ）は上記各増設基板（１７−１）〜（１７−ｎ）
用のメモリ空間である。

第８図は、主基板（１６）のＩ／Ｏマツプを示すもので
、図中、（２０−１）　、　（２０−２）　、・・・、
　（２０−ｎ）は上記各増設基板（１７−１）　〜（１
７−ｎＪ用のＩ／Ｏ空間である。

従来装置は上記のように構成され、主基板（１６）は、
バス（＋８−１）　〜（１’８−ｎ）を介して増設基板
（＋７−１）〜（１７−ｎ）を全部でｎ枚まで装着でき
る。

ここで、バス（１８−１）〜（］８８０口は、第５図に
示すように各増設基板（１７−１）〜（１７−ｎ）毎の
選択信号がないので、選択信号はアドレスを増設基板（
１７−１）〜（１７−ｎ）側でデコードし生成し、かつ
複数の増設基板（１７−１）〜（１７−ｎ）のアドレス
空間が重複しないよう、設定スイッチ（４−１）〜（４
−ｎ）の設定によりアドレス空間が可変となるように割
付けられている。例えば、設定スイッチ（４−１）が有
効な増設基板を増設基板（１７−１）、設定スイッチ（
４−２）が有効な増設基板を増設基板（１７−２）、・
・・設定スイッチ（４−ｎ）が有効な増設基板を増設基
板（１７−ｎ）としてそれぞれ設定すると、各増設基板
（ｉ７−１）〜（１７−ｎ）のメモリ空間、Ｉ／Ｏ空間
は、第７図の符号（１９−１）　〜（１９−ｎ）、第８
図の符号（２０−１）　〜（２０−ｎ）で示すように割
付けられる。

ここで、主基板（１６）が増設基板（１７−１１にメモ
リアクセスするときは、Ｉ／Ｆ　（２）を介して主基板
（１６）がメモリ・Ｉ／Ｏ選択線（／Ｏ）を“Ｈｉｇｈ
”とし、かつアドレスバス（６）上に増設基板（１７−
１）の有効アドレス空間（１９−１）内のアドレスデー
タを送出する。このアドレスデータの送出により、デコ
ーダ回路（３）は、このアドレスデータと設定スイッチ
の設定とが一致した場合にのみ、デコード線（５）を有
効にして主回路（１）のメモリ空間をアクセス可能とし
、データバス（７）上のデータをメモリについてリード
／ライトする。このとぎ、書込み要求線（８）を有効に
すれば、メモリライトが実行され、また読出し要求線（
９）を有効にすれば、メモリリードが実行される。

なお、増設基板イ１７−２）の場合には、アドレスバス
（６”）上にアドレス空間（１９−２）内のアドレスデ
ータを、また増設基板（１７−ｎ）の場合には、アドレ
スバス（６）上にアドレス空間（１９−ｎ）内のアドレ
スデータを載せることにより、上記と同様の動作が得ら
れる。

次に、主基板（１６）が増設基板（１７−１）にＩ／Ｏ
アクセスするときは、Ｉ／Ｆ　（２）を介して主基板（
１６）がメモリ・Ｉ／Ｏ選択線（／Ｏ）をＬｏｗ　”に
し、アドレスバス（６）上に増設基板（１７−１）の有
効Ｉ／Ｏ空間（２０−１）内のアドレスデータを送出す
る。このアドレスデータの送出によりデコーダ回路（３
）は、このアドレスデータと設定スイッチ（４−１）の
設定とが一致した場合に、デコード線（５）が有効とな
って主回路（１）のＩ／Ｏ空間がアクセス可能となり、
データバス（７）上のデータが、Ｉｌｏについてり一ド
／ライトされる。このとき、書込み要求線（８）を有効
にすれば、Ｉ／Ｏライトが実行され、また読出し要求線
（９）を有効にすれば、Ｉｌｏ　リードが実行される。

なお、増設基板（１７−２）の場合には、アドレスバス
（６）上にＩ／Ｏ空間（２０−２）内のアドレスデータ
を、また増設基板（１７−ｎ）の場合には、アドレスバ
ス（６）上にＩ／Ｏ空間（２０−ｎ）内のアドレスデー
タを載せることにより、上記と同様の動作が得られる。

〔発明が解決しようとする課題〕

従来の増設基板の設定確認装置は以上のように構成され
ていたので、設定スイッチ（４−１）〜（４−ｎ）の誤
設定を確認する手段を有していないため、誤って複数の
増設基板（１７−１）〜（１７−ｎ）の設定スイッチ（
４−１）〜（４−ｎ）を同一にした場合には、アドレス
空間が重複してしまうという課題があった。

この発明はかかる課題を解決するためになされたもので
、設定スイッチの誤設定を容易に確認することができる
増設基板の設定確認装置を得ることを目的とする。

（課題を解決するための手段〕この発明は、複数枚の各増設基板のアドレス空間を設定
する設定スイッチと、アドレスバス上のアドレスデータ
と上記設定スイッチの設定とが一致しているか否を検出
するデコーダ回路と、このデコーダ回路での一致確認に
より有効となって主回路のメモリ空間をアクセス可能と
するデコード線と、主基板からの信号により主回路に対
しメモリアクセス又はＩ／Ｏアクセスを要求するメモリ
・Ｉ／Ｏ選択線とを備え、増設基板を選択するためのメ
モリ又はＩ／Ｏのアドレスのデコードを、増設基板側で
行なうようにしたバス構成において、上記デコード線お
よびメモリ・Ｉ／Ｏ選択線の各信号を入力とするゲート
を、上記各増設基板に対応させてそれぞれ設け、これら
各ゲートの出力を、各増設基板の設定スイッチ確認信号
とするようにしたものである。

（作用）この発明に係る増設基板の設定確認装置においては、各
増設基板に対応させてそれぞれ設けられたゲートの各出
力を、各増設基板の設定スイッチ確認信号としている。

したがって、この設定スイッチ確認信号で、例えばＬＥ
Ｄを点灯させるようにし、主基板立上げ時に、各増設基
板を１枚ずつ順次アクセスするようにすれば、正常時に
は、ＬＥＤが１個ずつ順次点灯していくことになる。と
ころが、設定スイッチに誤設定があると、同時に２個以
上のＬＥＤが点灯することになり、これにより誤設定を
容易に確認することが可能となる。

〔実施例〕

第１図は、この発明の一実施例を示すもので、図中、第
４図と同一符号は同−又は相当部分を示す。（５−１）
は第４図のデコード線（５）と同様のデコード線、（５
−２）はＬＥＤ点灯用のデコード線、（１１）はＬＥＤ
点灯用のゲートで、各増設基板（１７−１）〜（ｔ７−
ｎ）に対応してそれぞれ設けられる。（１２）は有効な
時にＬＥＤ（１３）を点灯する信号線である。

第２図は、主基板（１６）の！／Ｏマツプを示す。

図中、（１４−１）　、　（１４−２）　、・、　（１
４−ｎ）は上記各増設基板（１７−１）　〜（１７−ｎ
）用のＩ／Ｏ空間であり、それらの先頭アドレス（第２
図の斜線部）に、ＬＥＤ　（１３）を点灯するためのＩ
／Ｏポートの各Ｉ／Ｏ空間が割付けられている。

次に上記実施例の動作を第３図を参照しながら説明する
。第３図は主基板（１６）の立上がり時に実行されるＬ
ＥＤ点灯プログラムを示すフローチャートである。

設定スイッチ（４−１）が有効な増設基板（１７−１）
について説明すると、まずステップ（３１）でＸ＝１が
指定され、設定スイッチ（４−１）が有効な増設基板（
１７−１）のＬＥＤ　（１３）を点灯することを設定す
る０次いで、ステップ（３２）において、Ｉ／Ｏ空間（
１４−１）の先頭アドレスに割付けられているＩ／Ｏボ
ートにより、増設基板（１７−１）のＬＥＤ（１３）を
例えば／Ｏ秒間点灯する。この際、第１図においてデコ
ーダ回路（３）がデコード線（５−２）を有効にし、か
つメモリ・Ｉｌｏ　ｉｌｌ縁線ｌＯ）を“Ｌｏｗ”にす
るので、ゲート（１１）のゲート条件が成立し、信号線
（１２）が有効となってＬＥＤ（１３）が点灯する。

次いで、ステップ（３３）において、Ｘの値が主基板（
１６）の最大増設基板装着枚数（Ｎ）　と同一か否かを
チエツクし、同一でない場合には、ステップ（３４）に
おいてＸを１インクリメントしてステップ（３２）に戻
る。これにより、ステップ（３２）では、設定スイッチ
（４−２）が有効な増設基板（１７−２）のＬＥＤ　（
１３）の点灯を実行する。

以上の操作を繰返し、すべての増設基板（１７−１）〜
（１７−ｎ）についてＬＥＤ　（１３）の点灯を実行す
る。そしてその際、設定スイッチ（４−１）〜（４−ｎ
）が２つ以上同一般定になっていれば、同時に複数のＬ
ＥＤ　（１３）が点灯することになり、これにより、設
定スイッチ（４−１）〜（４−ｎ）の誤設定を容易に確
認することができる。

なお、上記実施例では、設定スイッチ（４−１）〜（４
−ｎ）の誤設定を、ＬＥＤ（１３）の点灯により確認す
る場合を示したが、ＬＥＤ　（１３）の代わりにジャン
パ線等により各増設基板（１７−１）〜（１７−ｎ）を
接続し、それぞれの設定スイッチ確Ｕ信号線（第１図の
信号線（１２）に相当）について確認し、同一アドレス
で２枚以上の増設基板（１７−１）〜（ｕ−ｎ）が選択
された場合には、警告を出すようにしてもよく、上記実
施例と同様の効果が期待できる。

また、上記実施例では、メモリ・Ｉ／Ｏ選択線（ｌＯ）
の反転出力をゲート（１１）の人力としてＩ／Ｏ有効時
にＬＥＤ　（１３）を点灯するようにしたものを示した
が、メモリアップ上にＬＥＤ点灯用のエリアを設け、メ
モリ有効時にＬＥＤ　（１３）を点灯させるようにして
も同様の効果が得られる。

〔発明の効果〕

この発明は以上説明したとおり、設定スイッチの誤設定
を容易に確認できるようにしているので、複数の増設基
板のアドレス空間が重複してしまうといった不具合が全
くない等の効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す増設基板の設定確認
装置のブロック図、第２図は主基板のＩ／Ｏマツプを示
す説明図、第３図は主基板の立上がり時に実行されるＬ
ＥＤ点灯プログラムを示すフローチャート、第４図は従
来の増設基板に関するブロック図、第５図は第４図にお
けるＩ／Ｆの信号の内分けを示す説明図、第６図は主基
板と増設基板との接続状態を示すブロック図、第７図は
主基板のメモリマツプを示す説明図、第８図は主基板の
Ｉ／Ｏマツプを示す説明図である。（１）・・・主回路、（３）・・・デコーダ回路、（４
−１）〜（４−ｎ）−−−設定スイッチ、（５−１）、
（５−２）　−・・デコード線、（６）・・・アドレス
バス、（／Ｏ）・・・メモリ・１／Ｏ選択線、（１１）
・・・ゲート、（１２）・・・信号線、（１３）・・・
ＬＥＤ　、　（１６）””主基板、（１７−１）〜（１
７−ｎ）　・＝増設基板。なお、各図中同一符号は同一、又は相当部分を示すもの
とする。

Claims

【特許請求の範囲】

複数枚の各増設基板のアドレス空間を設定する設定スイ
ッチと、アドレスバス上のアドレスデータと上記設定ス
イッチの設定とが一致しているか否かを検出するデコー
ダ回路と、このデコーダ回路での一致確認により有効と
なって主回路のメモリ空間をアクセス可能とするデコー
ド線と、主基板からの信号により主回路に対しメモリア
クセス又はＩ／Ｏアクセスを要求するメモリ・Ｉ／Ｏ選
択線とを備え、増設基板を選択するためのメモリ又はＩ
／Ｏのアドレスのデコードを、増設基板側で行なうよう
にしたバス構成において、上記デコード線およびメモリ
・Ｉ／Ｏ選択線の各信号を入力とするゲートを、上記各
増設基板に対応させてそれぞれ設け、これら各ゲートの
出力を、各増設基板の設定スイッチ確認信号としたこと
を特徴とする増設基板の設定確認装置。