JPH0210456B2 - - Google Patents
Info
- Publication number
- JPH0210456B2 JPH0210456B2 JP57160050A JP16005082A JPH0210456B2 JP H0210456 B2 JPH0210456 B2 JP H0210456B2 JP 57160050 A JP57160050 A JP 57160050A JP 16005082 A JP16005082 A JP 16005082A JP H0210456 B2 JPH0210456 B2 JP H0210456B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory file
- registration table
- memory
- resident
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はプログラム呼出制御方式に関し、特に
主記憶装置上に格納される制御プログラムを変更
することなしにメモリフアイルが装着されている
ときにこのメモリフアイルに収容されたプログラ
ムを呼出することができるようにして、メモリフ
アイル上のプログラムを変更、追加する場合でも
制御プログラムを討正することなく当該メモリフ
アイルのみの変更追加によりできるようにしたプ
ログラム呼出制御方式に関する。
主記憶装置上に格納される制御プログラムを変更
することなしにメモリフアイルが装着されている
ときにこのメモリフアイルに収容されたプログラ
ムを呼出することができるようにして、メモリフ
アイル上のプログラムを変更、追加する場合でも
制御プログラムを討正することなく当該メモリフ
アイルのみの変更追加によりできるようにしたプ
ログラム呼出制御方式に関する。
(2) 従来技術と問題点
データ処理システムは、通常第１図の如く構成
されており、中央処理装置CPUを動作させるた
めに必要なプログラムやデータは主記憶装置MM
に記憶されている。そしてまたメモリフアイル
MF1〜MFnに格納されているプログラムにより
制御を行うときは、当該プログラムを主記憶装置
MM上にロードし、これにもとづき中央処理装置
CPUが動作する。
されており、中央処理装置CPUを動作させるた
めに必要なプログラムやデータは主記憶装置MM
に記憶されている。そしてまたメモリフアイル
MF1〜MFnに格納されているプログラムにより
制御を行うときは、当該プログラムを主記憶装置
MM上にロードし、これにもとづき中央処理装置
CPUが動作する。
例えば電子交換機等においてあるコマンドを実
行しようとするとき、第２図に示す如く、主記憶
装置MM上にある制御プログラムCPによりプロ
グラム登録テーブルPTをサーチして、当該コマ
ンドを実行するプログラム本体の格納先を読み出
し、これにもとづきメモリフアイル＃０〜＃ｎの
うちから必要とする前記プログラム本体を主記憶
装置MM上にローデングし、これにもとづき前記
コマンドを実行していた。このように主記憶装置
MM上にプログラム登録テーブルを設け、メモリ
フアイル＃０〜＃ｎ上にプログラム本体が格納さ
れているとき、プログラム呼び出しを行う際にプ
ログラム登録テーブルを参照しなければならず、
プログラム登録テーブルからそのコマンドに対応
するプログラム本体の格納先が検出できないとき
にはコマンドエラーとなる。
行しようとするとき、第２図に示す如く、主記憶
装置MM上にある制御プログラムCPによりプロ
グラム登録テーブルPTをサーチして、当該コマ
ンドを実行するプログラム本体の格納先を読み出
し、これにもとづきメモリフアイル＃０〜＃ｎの
うちから必要とする前記プログラム本体を主記憶
装置MM上にローデングし、これにもとづき前記
コマンドを実行していた。このように主記憶装置
MM上にプログラム登録テーブルを設け、メモリ
フアイル＃０〜＃ｎ上にプログラム本体が格納さ
れているとき、プログラム呼び出しを行う際にプ
ログラム登録テーブルを参照しなければならず、
プログラム登録テーブルからそのコマンドに対応
するプログラム本体の格納先が検出できないとき
にはコマンドエラーとなる。
このような従来のプログラム呼出制御方式で
は、コマンドを変更したり、あるいは新らしいコ
マンドを追加するような場合、メモリフアイル内
のプログラム本体をこれに対応したプログラム本
体に変更したり、あるいはプログラム本体を追加
するのみならず、これに伴つて主記憶装置内の前
記プログラム登録テーブルPTをも討正しなけれ
ばならなかつた。しかるに電子交換機等では、こ
の主記憶装置に制御プログラムやプログラム登録
テーブルを一度アツセンブルした場合、前記の如
きプログラム本体の変更、削除、追加等に応じて
このプログラム登録テーブルを再アツセンブルし
なければならない。しかし主記憶装置に対するこ
の再アツセンブルは非常に時間がかかるという問
題点が存在する。
は、コマンドを変更したり、あるいは新らしいコ
マンドを追加するような場合、メモリフアイル内
のプログラム本体をこれに対応したプログラム本
体に変更したり、あるいはプログラム本体を追加
するのみならず、これに伴つて主記憶装置内の前
記プログラム登録テーブルPTをも討正しなけれ
ばならなかつた。しかるに電子交換機等では、こ
の主記憶装置に制御プログラムやプログラム登録
テーブルを一度アツセンブルした場合、前記の如
きプログラム本体の変更、削除、追加等に応じて
このプログラム登録テーブルを再アツセンブルし
なければならない。しかし主記憶装置に対するこ
の再アツセンブルは非常に時間がかかるという問
題点が存在する。
(3) 発明の目的
この発明の目的は、このような問題を改善する
ためにメモリフアイル上でプログラム本体を変
更、削除あるいは追加したとき、これに応じて主
記憶装置に対して前記再アツセンブル等を討正処
理を何も行うことなくプログラム呼出ができるよ
うにしたプログラム呼出制御方式を提供するもの
である。
ためにメモリフアイル上でプログラム本体を変
更、削除あるいは追加したとき、これに応じて主
記憶装置に対して前記再アツセンブル等を討正処
理を何も行うことなくプログラム呼出ができるよ
うにしたプログラム呼出制御方式を提供するもの
である。
(4) 発明の構成
この目的を達成するため、この発明のプログラ
ム呼出制御方式では制御装置と主記憶装置上に格
納される制御プログラムにより制御され、前記主
記憶装置上にないプログラムをメモリフアイルよ
り主記憶装置上にローデングして実行する処理装
置において、前記制御装置に前記メモリフアイル
の実装状態をチエツクする実装チエツク手段を備
え、前記主記憶装置に、前記メモリフアイルの実
装有無を示すメモリフアイル実装表示と、前記メ
モリフアイル上のプログラム登録テーブルをロー
ドし格納するプログラム登録テーブルロードエリ
アと、前記メモリフアイル上のプログラム本体を
ロードし格納するプログラム本体ロードエリアを
備え、前記メモリフアイルにはプログラム登録テ
ーブルと該プログラム登録テーブルにリンケージ
されたプログラム本体とを備え、実行すべきプロ
グラムが前記主記憶装置上にない場合、前記制御
装置は、前記主記憶装置上の前記メモリフアイル
実装表示により、前記メモリフアイルの実装状態
をチエツクし、前記メモリフアイルが実装されて
いる時、該メモリフアイルより前記プログラム登
録テーブルを前記プログラム登録テーブルロード
エリアにロードし、前記実行すべきプログラムの
表示コードと、前記プログラム登録テーブルに登
録されているプログラム表示コードとを比較し、
一致している表示コードを検出したとき、その該
当するプログラム本体を前記メモリフアイルより
前記プログラム本体ロードエリアにロードして該
プログラムを実行することを特徴とする。
ム呼出制御方式では制御装置と主記憶装置上に格
納される制御プログラムにより制御され、前記主
記憶装置上にないプログラムをメモリフアイルよ
り主記憶装置上にローデングして実行する処理装
置において、前記制御装置に前記メモリフアイル
の実装状態をチエツクする実装チエツク手段を備
え、前記主記憶装置に、前記メモリフアイルの実
装有無を示すメモリフアイル実装表示と、前記メ
モリフアイル上のプログラム登録テーブルをロー
ドし格納するプログラム登録テーブルロードエリ
アと、前記メモリフアイル上のプログラム本体を
ロードし格納するプログラム本体ロードエリアを
備え、前記メモリフアイルにはプログラム登録テ
ーブルと該プログラム登録テーブルにリンケージ
されたプログラム本体とを備え、実行すべきプロ
グラムが前記主記憶装置上にない場合、前記制御
装置は、前記主記憶装置上の前記メモリフアイル
実装表示により、前記メモリフアイルの実装状態
をチエツクし、前記メモリフアイルが実装されて
いる時、該メモリフアイルより前記プログラム登
録テーブルを前記プログラム登録テーブルロード
エリアにロードし、前記実行すべきプログラムの
表示コードと、前記プログラム登録テーブルに登
録されているプログラム表示コードとを比較し、
一致している表示コードを検出したとき、その該
当するプログラム本体を前記メモリフアイルより
前記プログラム本体ロードエリアにロードして該
プログラムを実行することを特徴とする。
(5) 発明の実施例
この発明を一実施例にもとづき詳述するに先立
ち、その動作原理を第３図にもとづき説明する。
ち、その動作原理を第３図にもとづき説明する。
この発明においては、主記憶装置MMに非常駐
である非常駐プログラム本体を、フロツピイ・デ
イスク、磁気テープ装置、ICメモリパツケージ
等のメモリフアイル＃ｉ，＃ｊ…＃ｍに格納す
る。そしてメモリフアイル＃ｉにはそのメモリフ
アイル＃ｉに格納されている非常駐プログラムの
登録テーブルMFPTiを固定エリアに設け、同様
にメモリフアイル＃ｊ…＃ｍにもそれぞれのメモ
リフアイルに格納されている非常駐プログラムの
登録テーブルMFPTj…MFPTmを設けておく。
である非常駐プログラム本体を、フロツピイ・デ
イスク、磁気テープ装置、ICメモリパツケージ
等のメモリフアイル＃ｉ，＃ｊ…＃ｍに格納す
る。そしてメモリフアイル＃ｉにはそのメモリフ
アイル＃ｉに格納されている非常駐プログラムの
登録テーブルMFPTiを固定エリアに設け、同様
にメモリフアイル＃ｊ…＃ｍにもそれぞれのメモ
リフアイルに格納されている非常駐プログラムの
登録テーブルMFPTj…MFPTmを設けておく。
いま起動すべきプログラムが指示されたとき、
制御プログラムは主記憶装置MM上の常駐プログ
ラム登録テーブルPTを読出してこの起動要求さ
れたプログラムがこれに存在するものか否かをチ
エツクし、存在するものであればその常駐プログ
ラム登録テーブルPTのアドレスリンク先よりそ
の常駐プログラム本体を読み出す。
制御プログラムは主記憶装置MM上の常駐プログ
ラム登録テーブルPTを読出してこの起動要求さ
れたプログラムがこれに存在するものか否かをチ
エツクし、存在するものであればその常駐プログ
ラム登録テーブルPTのアドレスリンク先よりそ
の常駐プログラム本体を読み出す。
しかし常駐プログラム登録テーブルPT上にな
ければ、メモリフアイル実装表MFTより実装さ
れているメモリフアイル＃ｉ，＃ｊ…＃ｍを検出
して、順次そのメモリフアイル＃ｉ，＃ｊ…＃ｍ
の非常駐プログラム登録テーブルMFPTi，
MFPTj…をその非常駐プログラム登録テーブル
ロードエリアOVR1に取出してこれを読出し、そ
のプログラムの存在位置をサーチする。そしてこ
のようにして検出したプログラムは非常駐プログ
ラム本体ロードエリアOVR2にロードされ、これ
によりそのプログラムを起動することになる。こ
のようにすれば、非常駐プログラムの変更、削
除、追加等はメモリフアイル内の処理のみでよ
く、主記憶装置の制御プログラムや登録テーブル
等を再アツセンブルする必要はなくなる。
ければ、メモリフアイル実装表MFTより実装さ
れているメモリフアイル＃ｉ，＃ｊ…＃ｍを検出
して、順次そのメモリフアイル＃ｉ，＃ｊ…＃ｍ
の非常駐プログラム登録テーブルMFPTi，
MFPTj…をその非常駐プログラム登録テーブル
ロードエリアOVR1に取出してこれを読出し、そ
のプログラムの存在位置をサーチする。そしてこ
のようにして検出したプログラムは非常駐プログ
ラム本体ロードエリアOVR2にロードされ、これ
によりそのプログラムを起動することになる。こ
のようにすれば、非常駐プログラムの変更、削
除、追加等はメモリフアイル内の処理のみでよ
く、主記憶装置の制御プログラムや登録テーブル
等を再アツセンブルする必要はなくなる。
次にこの発明の一実施例を第４図〜第６図にも
とづき説明する。
とづき説明する。
第４図は本発明の一実施例構成図、第５図はそ
の動作説明用のフローチヤート、第６図は主記憶
装置MMと中央処理装置CPuとメモリフアイル
MF間の信号順序を示すものである。
の動作説明用のフローチヤート、第６図は主記憶
装置MMと中央処理装置CPuとメモリフアイル
MF間の信号順序を示すものである。
図中、WR1は第１ワーク・レジスタ、WR2は
第２ワーク・レジスタ、COMPは比較回路、
PACTはプログラムを実行するプログラム実行
部、CHKはどのメモリフアイルがデータ処理シ
ステムに実装されているかを読出す実装チエツク
部、Ｐは常駐プログラム本体、PTは常駐プログ
ラム登録テーブル、MFはメモリフアイル、
MFPTは非常駐プログラム登録テーブルである。
第２ワーク・レジスタ、COMPは比較回路、
PACTはプログラムを実行するプログラム実行
部、CHKはどのメモリフアイルがデータ処理シ
ステムに実装されているかを読出す実装チエツク
部、Ｐは常駐プログラム本体、PTは常駐プログ
ラム登録テーブル、MFはメモリフアイル、
MFPTは非常駐プログラム登録テーブルである。
第１ワーク・レジスタWR1には、呼出すべき
プログラムの識別コードが記入されるものであ
る。この識別コードは、常駐プログラム登録テー
ブルPTや非常駐プログラム登録テーブルMFPT
に、プログラムの識別のために使用されている識
別コードと同じものが使用されるものであり、ラ
ベルコードで登録されるときはラベルコードがこ
の第１ワーク・レジスタに記入され、適当なキ
イ・コードで登録されるときはこのキイ・コード
が記入されるものである。第４図の側ではキイ・
コードkeyが使用されている。
プログラムの識別コードが記入されるものであ
る。この識別コードは、常駐プログラム登録テー
ブルPTや非常駐プログラム登録テーブルMFPT
に、プログラムの識別のために使用されている識
別コードと同じものが使用されるものであり、ラ
ベルコードで登録されるときはラベルコードがこ
の第１ワーク・レジスタに記入され、適当なキ
イ・コードで登録されるときはこのキイ・コード
が記入されるものである。第４図の側ではキイ・
コードkeyが使用されている。
常駐プログラム登録テーブルPTには、主記憶
装置MMに常駐のプログラムを示すキイ・コード
と、そのプログラムの格納先のアドレスが記入さ
れている。
装置MMに常駐のプログラムを示すキイ・コード
と、そのプログラムの格納先のアドレスが記入さ
れている。
メモリ・フアイルMF（第４図ではメモリ・フ
アイルMFiのみ図示されており他のメモリ・フア
イルMFj…MFmは図示省略されている）は、非
常駐プログラムMFP1…MFPmが格納されてお
り、またそのメモリ・フアイルに格納されている
非常駐プログラムMFP1…MFPmを識別表示する
キイ・コードとその格納先アドレスが対になつて
登録される非常駐プログラム登録テーブル
MFPTが設置されている。したがつてこの非常
駐プログラム登録テーブルMFPTを読み出すこ
とにより、そのメモリ・フアイルに格納されてい
る非常駐プログラムでその格納先アドレスを認識
することができる。
アイルMFiのみ図示されており他のメモリ・フア
イルMFj…MFmは図示省略されている）は、非
常駐プログラムMFP1…MFPmが格納されてお
り、またそのメモリ・フアイルに格納されている
非常駐プログラムMFP1…MFPmを識別表示する
キイ・コードとその格納先アドレスが対になつて
登録される非常駐プログラム登録テーブル
MFPTが設置されている。したがつてこの非常
駐プログラム登録テーブルMFPTを読み出すこ
とにより、そのメモリ・フアイルに格納されてい
る非常駐プログラムでその格納先アドレスを認識
することができる。
次に第４図の動作について第５図、第６図を参
照しつつ説明する。
照しつつ説明する。
なおこれらの各図において丸枠で囲まれた丸枠
数字は略信号の流れる順序と位置を示すものであ
る。
数字は略信号の流れる順序と位置を示すものであ
る。
○イ いま、◎で示す入力部から第１ワーク・レジ
スタWR1に、呼出すべきプログラムを示すキ
イ・コードkeyが記入されると、制御プログラ
ムはこれにより主記憶装置MM上の常駐プログ
ラム登録テーブルPTを順次読出して、そのキ
イ・コードを第２ワーク・レジスタWR2に記
入する。そして第１ワーク・レジスタWR1に
記入されているキイ・コードと比較回路
COMPにより比較する。
スタWR1に、呼出すべきプログラムを示すキ
イ・コードkeyが記入されると、制御プログラ
ムはこれにより主記憶装置MM上の常駐プログ
ラム登録テーブルPTを順次読出して、そのキ
イ・コードを第２ワーク・レジスタWR2に記
入する。そして第１ワーク・レジスタWR1に
記入されているキイ・コードと比較回路
COMPにより比較する。
○ロ この順次行なわれる比較の結果、一致するも
のがあれば、そのキイ・コードのアドレスにも
とづき、常駐プログラム本体Ｐがアクセスさ
れ、これにもとづく処理がプログラム実行部
PACTにより行なわれる。
のがあれば、そのキイ・コードのアドレスにも
とづき、常駐プログラム本体Ｐがアクセスさ
れ、これにもとづく処理がプログラム実行部
PACTにより行なわれる。
○ハ しかしながら常駐プログラム登録テーブル
PTを全部読み出しても一致が得られない場合
には、実装チエツク部CHKが動作して、メモ
リ・フアイル実装表MFTを読出し、まずメモ
リ・フアイルMFiが実装されていることを認識
する。そしてこれによりメモリ・フアイルMFi
の非常駐プログラム登録テーブルMFPTを読
出して、これを主記憶装置MM上の非常駐プロ
グラム登録テーブル・ロード・エリアOVR1に
セツトする。
PTを全部読み出しても一致が得られない場合
には、実装チエツク部CHKが動作して、メモ
リ・フアイル実装表MFTを読出し、まずメモ
リ・フアイルMFiが実装されていることを認識
する。そしてこれによりメモリ・フアイルMFi
の非常駐プログラム登録テーブルMFPTを読
出して、これを主記憶装置MM上の非常駐プロ
グラム登録テーブル・ロード・エリアOVR1に
セツトする。
○ニ これにより制御プログラムは、この非常駐プ
ログラム登録テーブル・ロード・エリアOVR1
にセツトされている非常駐プログラム登録テー
ブルのキイ・コードを順次読出してこれを第２
ワーク・レジスタWR2にセツトし、第１ワー
ク・レジスタWR1に記入されているキイ・コ
ードと一致するか否か比較回路COMPで比較
する。そして一致すれば、そのキイ・コードと
対のアドレスを読出して、必要とする非常駐プ
ログラムの格納先を認識する。そしてこれをメ
モリ・フアイルMFiより主記憶装置MM上の非
常駐プログラム本体ロード・エリアOVR2にロ
ーデングし、これにもとづく処理がプログラム
実行部PACTにより遂行される。
ログラム登録テーブル・ロード・エリアOVR1
にセツトされている非常駐プログラム登録テー
ブルのキイ・コードを順次読出してこれを第２
ワーク・レジスタWR2にセツトし、第１ワー
ク・レジスタWR1に記入されているキイ・コ
ードと一致するか否か比較回路COMPで比較
する。そして一致すれば、そのキイ・コードと
対のアドレスを読出して、必要とする非常駐プ
ログラムの格納先を認識する。そしてこれをメ
モリ・フアイルMFiより主記憶装置MM上の非
常駐プログラム本体ロード・エリアOVR2にロ
ーデングし、これにもとづく処理がプログラム
実行部PACTにより遂行される。
○ホ しかしメモリ・フアイルMFiの非常駐プログ
ラム登録テーブルによるもキイ・コードが一致
しない場合、前記○ハに示す如く、再び実装チエ
ツク部CHKが動作してメモリ・フアイル実装
表MFTを読出して、次にメモリ・フアイル
MFjが実装されていることを認識し、メモリ・
フアイルMFjの非常駐プログラム登録テーブル
を主記憶装置MM上の前記非常駐プログラム登
録テーブル・ロード・エリアOVR1にセツトし
て、同様にそのキイ・コードを読出し比較す
る。これにより一致するものが検出できれば、
同様にその一致のとれた非常駐プログラム本体
を前記非常駐プログラム本体ロード・エリア
OVR2にローデングし、これにもとづく処理が
行なわれる。
ラム登録テーブルによるもキイ・コードが一致
しない場合、前記○ハに示す如く、再び実装チエ
ツク部CHKが動作してメモリ・フアイル実装
表MFTを読出して、次にメモリ・フアイル
MFjが実装されていることを認識し、メモリ・
フアイルMFjの非常駐プログラム登録テーブル
を主記憶装置MM上の前記非常駐プログラム登
録テーブル・ロード・エリアOVR1にセツトし
て、同様にそのキイ・コードを読出し比較す
る。これにより一致するものが検出できれば、
同様にその一致のとれた非常駐プログラム本体
を前記非常駐プログラム本体ロード・エリア
OVR2にローデングし、これにもとづく処理が
行なわれる。
○ヘ しかしながらこのメモリ・フアイルMFjの非
常駐プログラム登録テーブルによるキイ・コー
ドが一致しないときは、実装チエツク部CHK
はメモリ・フアイル実装表MFTを読出し、同
様にして次のメモリ・フアイルの非常駐プログ
ラム登録テーブルの各キイ・コードと比較す
る。このようにして最後の実装フアイルである
メモリ・フアイルMFmに対してもキイ・コー
ドの一致が得られないとき、コマンド・エラー
として処理されることになる。
常駐プログラム登録テーブルによるキイ・コー
ドが一致しないときは、実装チエツク部CHK
はメモリ・フアイル実装表MFTを読出し、同
様にして次のメモリ・フアイルの非常駐プログ
ラム登録テーブルの各キイ・コードと比較す
る。このようにして最後の実装フアイルである
メモリ・フアイルMFmに対してもキイ・コー
ドの一致が得られないとき、コマンド・エラー
として処理されることになる。
(6) 発明の効果
以上説明のように、この発明によれば、非常駐
プログラムが格納されているメモリ・フアイル毎
に非常駐プログラム登録テーブルを設けて、これ
に当該メモリ・フアイルに格納されている非常駐
プログラム本体の識別コードを登録するように構
成したので、非常駐プログラム本体の変更、削
除、追加等の場合には、その該当するメモリ・フ
アイルのみこれに応じてその非常駐プログラム登
録テーブルと非常駐プログラム本体とを訂正すれ
ばよい。したがつてこの発明によればこのような
訂正のときに主記憶装置に格納されている制御プ
ログラム等を何も再アツセンブルする必要はな
い。したがつて非常駐プログラムの変更、削除、
追加等をきわめて容易に行うことができるプログ
ラム呼出制御方式を提供することができる。
プログラムが格納されているメモリ・フアイル毎
に非常駐プログラム登録テーブルを設けて、これ
に当該メモリ・フアイルに格納されている非常駐
プログラム本体の識別コードを登録するように構
成したので、非常駐プログラム本体の変更、削
除、追加等の場合には、その該当するメモリ・フ
アイルのみこれに応じてその非常駐プログラム登
録テーブルと非常駐プログラム本体とを訂正すれ
ばよい。したがつてこの発明によればこのような
訂正のときに主記憶装置に格納されている制御プ
ログラム等を何も再アツセンブルする必要はな
い。したがつて非常駐プログラムの変更、削除、
追加等をきわめて容易に行うことができるプログ
ラム呼出制御方式を提供することができる。
なお、前記記載は電子交換機に関して触れてい
るが、勿論、この発明はこれに限定されるもので
はない。
るが、勿論、この発明はこれに限定されるもので
はない。
第１図はデータ処理システムの概略説明図、第
２図は従来のプログラム呼出方式の説明図、第３
図は本発明の動作説明図、第４図は本発明の一実
施例構成図、第５図及び第６図はその動作説明図
である。 図中、CPUは中央処理装置、MMは主記憶装
置、WR1は第１ワーク・レジスタ、WR2は第２
ワーク・レジスタ、COMPは比較回路、PACT
はプログラム実行部、CHKは実装チエツク部、
PTは常駐プログラム登録テーブル、MFはメモ
リ・フアイル、MFPTは非常駐プログラム登録
テーブルを示す。
２図は従来のプログラム呼出方式の説明図、第３
図は本発明の動作説明図、第４図は本発明の一実
施例構成図、第５図及び第６図はその動作説明図
である。 図中、CPUは中央処理装置、MMは主記憶装
置、WR1は第１ワーク・レジスタ、WR2は第２
ワーク・レジスタ、COMPは比較回路、PACT
はプログラム実行部、CHKは実装チエツク部、
PTは常駐プログラム登録テーブル、MFはメモ
リ・フアイル、MFPTは非常駐プログラム登録
テーブルを示す。
Claims (1)
- 【特許請求の範囲】 １ 制御装置CPUと主記憶装置MM上に格納さ
れる制御プログラムCPにより制御され、前記主
記憶装置上にないプログラムをメモリフアイル
MFより主記憶装置上にローデングして実行する
処理装置において、 前記制御装置に前記メモリフアイルの実装状態
をチエツクする実装チエツク手段CHKを備え、 前記主記憶装置に、前記メモリフアイルの実装
有無を示すメモリフアイル実装表示MFTと、 前記メモリフアイル上のプログラム登録テーブ
ルをロードし格納するプログラム登録テーブルロ
ードエリアOVR１と、 前記メモリフアイル上のプログラム本体をロー
ドし格納するプログラム本体ロードエリアOVR
２を備え、 前記メモリフアイルにはプログラム登録テーブ
ルMFPTと該プログラム登録テーブルにリンケ
ージされたプログラム本体とを備え、 実行すべきプログラムが前記主記憶装置上にな
い場合、前記制御装置は、前記主記憶装置上の前
記メモリフアイル実装表示により、前記メモリフ
アイルの実装状態をチエツクし、 前記メモリフアイルが実装されている時、該メ
モリフアイルより前記プログラム登録テーブルを
前記プログラム登録テーブルロードエリアにロー
ドし、 前記実行すべきプログラムの表示コードと、前
記プログラム登録テーブルに登録されているプロ
グラム表示コードとを比較し、一致している表示
コードを検出したとき、その該当するプログラム
本体を前記メモリフアイルより前記プログラム本
体ロードエリアにロードして該プログラムを実行
することを特徴とするプログラム呼出制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57160050A JPS5949641A (ja) | 1982-09-14 | 1982-09-14 | プログラム呼出制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57160050A JPS5949641A (ja) | 1982-09-14 | 1982-09-14 | プログラム呼出制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5949641A JPS5949641A (ja) | 1984-03-22 |
| JPH0210456B2 true JPH0210456B2 (ja) | 1990-03-08 |
Family
ID=15706830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57160050A Granted JPS5949641A (ja) | 1982-09-14 | 1982-09-14 | プログラム呼出制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949641A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237541A (ja) * | 1984-05-10 | 1985-11-26 | Fujitsu Ltd | プログラム組込方式 |
| FR2573227B1 (fr) * | 1984-11-09 | 1987-01-30 | Palais Decouverte | Dispositif de simulation et de securite pour clavier de saisie de donnees |
| JP2672812B2 (ja) * | 1987-06-17 | 1997-11-05 | 富士通株式会社 | 選択プロダクト管理処理方式 |
| JPH01158528A (ja) * | 1987-12-15 | 1989-06-21 | Fujitsu Ltd | 選択プロダクト管理処理方式 |
| JPH01205243A (ja) * | 1988-02-10 | 1989-08-17 | Casio Comput Co Ltd | データ処理装置 |
| JPH03161835A (ja) * | 1989-11-20 | 1991-07-11 | Fujitsu Ltd | プログラムの動的ローディング処理方式 |
| JPH07121365A (ja) * | 1993-10-25 | 1995-05-12 | Nec Corp | 副プログラム管理方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051741B2 (ja) * | 1978-07-26 | 1985-11-15 | 横河電機株式会社 | プログラム管理方式 |
| JPS5793449A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Program forming device |
-
1982
- 1982-09-14 JP JP57160050A patent/JPS5949641A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5949641A (ja) | 1984-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5022077A (en) | Apparatus and method for preventing unauthorized access to BIOS in a personal computer system | |
| US5210875A (en) | Initial bios load for a personal computer system | |
| CA1073553A (en) | Error recovery and control in a mass storage system | |
| JPH0210456B2 (ja) | ||
| GB2195192A (en) | System recovery method for computer system | |
| JP2000003302A (ja) | 共有メモリ排他アクセス制御方法 | |
| JPH06222916A (ja) | オンラインリアルタイム処理装置 | |
| JP2507676B2 (ja) | 索引入出力文実行処理方式 | |
| JPH0612251A (ja) | プログラム起動装置 | |
| JPH036646A (ja) | データ処理装置 | |
| JP2794043B2 (ja) | 携帯可能電子装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH04130949A (ja) | 簡易システム起動方式 | |
| JPH04172852A (ja) | データ照合方式 | |
| JPH036614A (ja) | 磁気ディスク制御装置 | |
| JPS63300322A (ja) | 有償プログラムの不正利用防止方式 | |
| JPH01271853A (ja) | 電子卓上計算機 | |
| JPH04291420A (ja) | ホスト計算機におけるスターテッドタスクジョブのバッチジョブ変換装置 | |
| JPH06266551A (ja) | プログラム保護方式 | |
| JPH08153015A (ja) | 障害回復方式 | |
| JPH06161959A (ja) | 情報処理装置 | |
| JPS6278625A (ja) | 磁気デイスク制御装置 | |
| JPS63228234A (ja) | プログラム破壊検出方式 | |
| JPH0512175A (ja) | 周辺制御装置 | |
| JPH09288533A (ja) | 不正コマンド入力防止方式 |