JPH02109325A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以上の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ９発明の概要 Ｃ１従来技術［第２１ｍ　］ 発明が解決しようとする問題点［第３図］間刈点を解決
するための手段 作用 実施例し第１図］ 発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特にシリコンあるいは
ポリサイドにより電極を形成する半導体装置の製造方法
に関する。

（Ｂ、発明の概要） 本発明は、１−記の°ト導体装置の製造力“法において
、 グレイン成長によるエツチング残漬により耐圧低トが生
じるのを防市するため、 アモルファスのシリコン膜を形成し、それのバターニン
グ而に行う処理をグレイン成長が生じない低い温度で行
うものである。

（Ｃ，従来技術）［第２図］ 第２図（Ａ）乃ｔｉＫ）はポリサイドによりゲート′准
極をＪＦｇ成するＭＯ５型半導体装置の製造７ｊ−法の
従東例を工程順に示すものである。

（Ａ）ｐａ’、！半導体基板ａの表面部を選択的に加熱
酸化することにより素−ｒ−分離用絶縁膜すを形成し、
素子−形成領域表面を加熱酸化することによりケート絶
縁ＪＩＳ！　Ｃを形成し、その後、多結晶シリコン膜ｄ
をＣＶＤにより形成する。第２図（Ａ）は多結晶シリコ
ン膜ｄ形成後の状態を示す。

（Ｂ）次に、例えばプレデポジション１漠（ＰＯＣＱ、
）を形成し、固体拡散させるという方法によりリンＰを
多結晶シリコン膜ｄ中にドーピングして該多結晶シリコ
ンＩＩＱの導体化を図る。

その後、多結晶シリコンｌｌｌ２ｄの表面に生じた自然
酸化膜を例えば界フッ酸で除去する。第２図（Ｂ）は多
結晶シリコン膜ｄ形成後の状態を示す。

＜Ｃ＞次に、同図（Ｃ）に示すようにＷＳｉ２゜ＭｏＳ
　；、、、ＴａＳ　ｉ２等の高融点金属シリサイド膜ｅ
をＣＶＤによりあるいはスパッタリングにより形成する
。

（Ｄ）次に、同図（Ｄ）に示すように絶縁膜ｅを形成す
る。この絶縁膜ｅは後で形成するゲート電極側面保護用
サイドウオールの厚さを稼ぐために形成する。

（Ｅ）次に、フォトエツチングにより多結晶シリコンＩ
ＩＱ　ｄ　、シリサイド膜ｅ及び絶１４膜ｆを選択的に
除去して第２図（Ｅ）に示すようにポリサイドケート電
極ｄ・ｅを形成する。

（Ｆ）次に、］二記ゲート電電極−ｅをマスクとしてｔ
導体基板ａの表面部にｎ型不純物をドープして第２図（
Ｆ）に示すようにｎ型領域ｇ、ｈを形成する。

（Ｇ）次に、絶縁膜の形成、ＲＩＥにより同図（Ｇ）に
示すようにサイドウオールｉをゲート電極ｄ−ｅの側面
に形成する。

（Ｈ）次に、サイドウオールｉ及びゲート電極ｄ−ｅを
マスクとして不純物をドープすることにより同図（Ｈ）
に示すようにｎ“へ“ＩＵ域ｇ、ｈをｊ１ソ成１−る。

ｇが例えばソース、ｈがドレインとなる。

（１）次に、同図（１）に示すように多結晶シリコンか
らなる７ｕ極ｔｌＱ　ｊ　、　　ｊをソースｇ、ドレイ
ンｈに接するように形成する。

（Ｊ）次に、層間絶縁ＩＩ５！ｋを形成１ノ、しかる後
これを第２図（Ｊ）に示すように選択的にエツチングし
てコンタクトホール１、ｌを形成する。

（Ｋ）次に、同図（に）に示すようにアルミニウノ、か
らなる配線１１Ｑｍ、ｍを１し成する。

（Ｄ、発明か解決しようとする問題点）［第３図］ ところで、第２図に示した製造方法にはケート電極を構
成する多結晶シリコンＩＩＱ　ｄを薄く′１−ると不純
物ドープのためのプレデボシシ三１ンの際に温度の高さ
によって多結晶シリコン１模ｄがグレイン成長するとい
う問題がある。というのは、素ｒの微細化に（１って多
結晶シリコン膜ｄの膜厚を薄くすることが要求され、例
えば１５００人かそれ以Ｆの膜厚にすることが必要とさ
れる時代に入ろうとしているが、ｌｌ１２Ｊ’Ｘを薄く
するとプレデポジションの際の処理温度（１０００℃程
度）によ、って膜がかそれよりも大きな径のグレインが
生じ、無視できない突起か生じる。第３図（Ａ）はその
ような突起０を示すもので、このような突起０が生しる
とゲート電極化するためのパターニングの際にエツチン
グ残漬が生じ、これが同図（Ｂ）に示すようにゲート電
極の側面近傍に生じた場合にはそこに充分な厚さのサイ
ドウオールｉを形成することを妨げる要因となり、ゲー
ト電１ｄ−ｅとソース電極あるいはドレイン電極との間
が短絡されたり、短緒されないまでも耐圧が低くなると
いう問題をもたらす。

そのため、プレデポジション膜を形成し該膜中の不純物
を多結晶シリコンｎｑｄ中に固体拡散させるのではなく
イオン打込みにより多結晶シリコン膜ｄ中に不純物をド
ーピングすることが考えられる。しかし、多結晶シリコ
ン膜は薄い場合打込みエネルギーを相当に弱くしてもチ
ャネリングにより不純物の多くが突き抜けてチャンネル
部に達してしまうことを防止できずしきい値電圧ｖｔｈ
を狂わせるというような問題がある。

また、不純物のドーピング後に多結晶シリコン膜ｄの表
面の自然酸化１漠を除去するために希フッ酸で洗浄する
際にフッ酸が多結晶シリコンｄのグレイン境界から拡散
してゲート絶縁膜Ｃを侵食してゲート絶縁膜Ｃを劣化さ
せるという問題もあった。

本発明はこのような問題点を解決すべく為されたもので
あり、シリコン膜が高温処理によってグレイン境界を生
じエツチング残渣を発生させ耐圧低下が生じることを防
止し、ゲート絶縁膜がシリコン膜表面の洗浄の際に劣化
することを防１に、することをＥＪ的とする。

（Ｅ、問題点を解決するための手段） 本発明半導体装置の製造方法はｔ記問題点を解決するた
め、アモルファスのシリコン膜を形成し、それのバター
ニング而に行う処理をグレイン成長が生じない低い温度
で行うことを特徴とする。

（Ｆ、作用） 本発明半導体装置の製造方法によれば、アモルファスの
シリコン膜を形成するので多結晶シリコンの場合に比較
してチャンネリング効果を非常に小さくすることができ
る。従って、シリコン膜に不純物をドーピングして導体
化する際に不純物がシリコン１漠を通過してＪ、ζ板の
表面部に侵入するＪＡわがない。また、シリコン膜がア
モルファスなのでフッ酸等の洗浄液がシリコン膜を通過
する虞れがない。従って５洗浄液によりシリコン膜のＦ
地が侵食されることを防止することができる。

そして、シリコン膜をバターニングする市ｆにはグレイ
ン成長をもたらすような高い温度での熱処理を行わない
ので、エツチング残渣が生しるＩＰ：わが全くない。従
って、エツチング残漬による耐圧低下の虞れをなくすこ
とができる。

（Ｇ、実施例）　［第１Ｉメ１］ 以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。

第１図（Ａ）乃’１ｊｉＫ）は本発明゛ｒ−導体装置の
・製造方法の一つの実施例を工程順に示す断面図である
。

（Ａ）ｐ型！ｉ導体基板１の表面部を選択的に加熱酸化
することにより素子分層用絶縁１１ｑ２を形成し、素ｆ
形成領域表面を加熱酸化することによりゲート絶縁＋１
４２３を形成し、その後、アモルファスシリコン膜４Ｈ
ＩＡＪ’、（ｆｉｉ　〜数千人）４を減圧ＣＶＤ　（処
理温度６００℃以ド、例えば５５０℃）により形成する
。尚、アモルファスシリコン膜４はスパッタ法により形
成するようにしても良い。第１図（Ａ）はアモルファス
シリコンＩ！２４形成後の状態を示す。

（Ｂ）次に、同図（Ｂ）に示すようにＷＳｉｘ、ＭｏＳ
ｉｘあるいはＴ　ａ　Ｓ　ｉ　ｘ等の高融点金属シリサ
イドｒＡ５をＣＶＤ法あるいはスパッタ法により形成す
る。この場自重要なことは処理温度を６００℃以トー以
上ば５５０℃にするということである。というのは、処
理温度が６００℃よりも高くなると、アモルファスシリ
コンｌｌＩ２４がグレイン成長する虞れがあるからであ
る。そして、高融点金属シリサイド膜５もアモルファス
に形成することが好ましい。というのは、アモルファス
の方がチャネリング防止効果が強いからである。そして
、高融点金属シリサイド膜５をアモルファスに形成する
には減圧ＣＶＤ法を用いると良い。

（Ｃ）次に、第１図（Ｃ）に示すように、例えばリンＰ
等の不純物を、イオン打込みする。打込みエネルギーを
適宜の値にすることにより不純物が高融点金属シリサイ
ドＩＩＱ　５中のみにトープされるようにすることがで
きる。勿論、アモルファスシリコンｒＡ４中にもドープ
されるようにしても良いが２本実施例においては、チャ
ンネリングをより完全に防止するために、この段階では
アモルファスシリコン１１！２４中にのみ不純物がドー
プされるようにし、電極形成のためのバターニングを終
えた後の段階における加熱処理により高融点金属シリサ
イド膜５中の不純物かアモルファスシリコン膜４内に拡
散することによってアモルファスシリコン膜４の導体化
を図るようにしているのである。

（Ｄ）次（、第１図（Ｄ）に示すように絶縁■ｑ６をＣ
ＶＤにより形成する。この場合もＣＶＤは６００℃以ド
の温度で行う。

（Ｅ）次に、同図（Ｅ）に示すように絶縁膜６、高融点
金属シリサイド膜５及びアモルファスシリコン膜４をフ
ォトエツチングによりバターニングし−（ケート電極を
形成する。

その後は通常のＭＯＳ’ｌ′−導体装置の製造方法と同
様の方法で製造を行う。そして、ゲート電極形成のため
のバターニングを終えた後は処理温度を６００℃以下と
いうアモルファスシリコンｌｌＩ２のグレイン成長か生
じない低い温度で処理を行わなければならないという制
約はなくなる。そして、６００℃を越える例えば７００
〜１１００℃という高い温度での処理（例えば拡散処理
）が行われてたときに高融点金属シソサイト膜５中の不
純物かアモルファスシリコン膜４中に拡散してアモルフ
ァスシリコン膜４の導体化が図られ、また、アモルファ
スシリコン膜４が多結晶シリコン化することになる。

このような半導体装置の製造方法によれば、アモルファ
スシリコン膜形成後であってゲート’ｉｔｓを形成する
ための高融点金属シリサイド膜、アモルファスシリコン
膜に対するエツチングを行う前には６００℃を越える温
度での処理を行わないので、アモルファスシリコン膜中
にグレイン成長が生じる虞れがなく、延いては後でアモ
ルファスシリコンＩＩＱ、高融点金属シリサイド膜をエ
ツチングした場合においてエツチング残渣の生じる虞れ
がない。従って、第３図ＣＢ）に示すようにエツチング
残渣によりゲート電極側面のサイドウオールの厚みが不
充分なところが生して耐圧不足、ショー］・不良が生じ
るという問題をなくすことができる。

そして、シリコン膜４が不純物をイオン１Ｊ込みする段
階ではアモルファスであり、しかもシリコンＩｌ！２４
の上にはやはりアモルファス状態になっている高融点金
属シリサイドｆｌｕ　５が形成さハており、不純物のイ
オン打込みはその高融点金属シリサイド」ｑ　ｓ　Ｍ　
Ｌ／に行われる。従って、チャネリングの１８れなくア
モルファスシリコン膜を低抵抗化するための不純物ドー
ピングを行うごとができる。

そして、シリコンＪＩＱ４形成後不純物のドーピングを
行うことなくシリコン膜４の表面に高融点金属シリサイ
ドＪｌ！；！５を形成するので、シリコン膜４の表面ト
の自然酸化膜をフッ酸で洗浄する処理か不必要である。

従って、フッ酸がシリコン膜４を通ってＦ地のゲート絶
縁膜３に達してこれを劣化させるという問題が発生ずる
虞れはない。

尚１本実施例は本発明をボリサー（ドでゲート電極を形
成したＭＯ５型半導体装置の製造方法に通用したもので
あったが、川なる多結晶シリコンによりゲート？「極を
形成したＭ　ＯＳ　ｉｘｊ半導体装置の製造方法にも本
発明を通用することかできる。この場合もゲート電極を
成すシリコン膜は当初アモルファスに形成し、そのｉｌ
　ｃ　Ｖ　Ｄにより絶縁膜を形成し、註絶縁膜越しにイ
オン打込みして不純物のドーピングを行うことになる。

そして、アモルファスシリコン膜のチャンネリング効果
か弱いので不純物のチャンネルへの侵入は有効に防止す
ることができる。勿論、アモルファスシリコン膜に対す
るエツチングによるバターニングを行うまではシリコン
膜にグレイン成長をもたらすような高温処理は行わない
ことはいうまでもない。そして、フッ酸等による洗浄を
行ってもアモルファスシリコン１１ｑは洗浄液が膜中に
浸透しにくいので下地が洗浄液により侵食される虞れも
少ない。

（Ｈ，発明の効果） 以［に述べたように、本発明半導体装置の製造方法は、
アモルファスシリコン膜をグレイン成長をもたらさない
低い温度でのＣｖＤにより形成し、該アモルファスシリ
コン膜を導体化するための不純物のドーピング処理をグ
レイン成長をもたらさない低い温度で行い、しかる後、
Ｌ記アモルファスシリコン膜を選択的にエツチングして
電極を形成することを特徴とするものである。

従って、本発明半導体装置の製造方法によれば、シリコ
ンＭとしてアモルファスのシリコン膜を形成するので多
結晶シリコンの場合に比較してヂャンネリング効果を非
常に小さくすることができる。従って、シリコン膜に不
純物をドーピングして導体化する際に不純物がシリコン
膜を通過して基板側に侵入する虞わがない。また、シリ
コン膜がアモルファスなのでフッ酸等の洗浄液がシリコ
ン膜を通過ずる虞れがない。従って、洗浄液によりシリ
コンＩＩＱの下地か侵食されることを防止するすること
ができる。

そして、シリコン膜をバターニングする而にはグレイン
成長をもたらすような高い温度での熱処理を行わないの
で、エツチング残清か生じるＪＲわが全くない。従って
、エツチング残渣による耐圧低ドのＩ８れをなくすこと
ができる。

製造方法の一つの実施例を工程順に示す断面図、第２図
（Ａ）乃至（に）は従来例を工程順に示す断面図、第３
図（Ａ）、（Ｂ）は問題点を示す断面図である。

符号の説明 ４・・・　（アモルファス）シリコン膜。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｅ）は本発明半導体装置の、０ −に 手続ネ…正書　（自発） 特許庁長官　　吉　１）文　殺　殿 １゜事件の表示 昭和６３年特許願第２６２６３７号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称　（２
１８）　　　ソニー株式会社４、代理人 住所　東京都荒川区西日暮里２丁目５３番５号６、補正
の内容 （１）明細書筒１１頁１８行目から１９行目にかでの「
行われてた」を「行われた」に訂正する。 （２）図面第３図（Ａ）、（Ｂ）を別添訂正図面第３図
（Ａ）、（Ｂ）と差し替える。 ７、添付書類の目録 （１）訂正図面［第３図（Ａ）、（Ｂ）］・・・１１ 通１．３９− （Ａ＞ （Ｂ） 問題点を示す断面図 第３図

Claims (1)

【特許請求の範囲】
1. （１）アモルファスシリコン膜をグレイン成長をもたら
   さない低い温度でのＣＶＤにより形成し、上記アモルフ
   ァスシリコン膜を導体化するための不純物のドーピング
   処理をグレイン成長をもたらさない低い温度で行い、 しかる後、上記アモルファスシリコン膜を選択的にエッ
   チングして電極を形成することを特徴とする半導体装置
   の製造方法