JPH02114544A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02114544A JPH02114544A JP63267395A JP26739588A JPH02114544A JP H02114544 A JPH02114544 A JP H02114544A JP 63267395 A JP63267395 A JP 63267395A JP 26739588 A JP26739588 A JP 26739588A JP H02114544 A JPH02114544 A JP H02114544A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- mounting
- outer frame
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5366—Shapes of wire connectors the bond wires having kinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この宅間は半導体装置に関するものである。
第３図は従来の多連リードフレームの一部の構造を示す
図である。図において、（１）は平行に配設される外枠
、（２）はこの外枠（１）と直角に、互いが平行に設け
られるセクションパー、（３）はこれら外枠（１）、セ
クションバー（２）のほぼ中心部に設けられ、それらの
主面位置より下側となる位置に設けられる載置部、（４
）は前記セクションパー（２）のほぼ中央部よシ直角尺
、内１ｉ１１Ｊ方向に延びてお）、他端が前記載置部（
３）に接続されて、前記載置部（３）を支持する宙吊り
リードである。（５）は前記外枠（１）と直角に内側に
延びるリード部であシ、インナーリード部（５ａ）とア
クタ−リード部〔５ｂ〕とからなる。このようなセクシ
ョン（６）が複数配列式れたリードフレームとなってい
る。
図である。図において、（１）は平行に配設される外枠
、（２）はこの外枠（１）と直角に、互いが平行に設け
られるセクションパー、（３）はこれら外枠（１）、セ
クションバー（２）のほぼ中心部に設けられ、それらの
主面位置より下側となる位置に設けられる載置部、（４
）は前記セクションパー（２）のほぼ中央部よシ直角尺
、内１ｉ１１Ｊ方向に延びてお）、他端が前記載置部（
３）に接続されて、前記載置部（３）を支持する宙吊り
リードである。（５）は前記外枠（１）と直角に内側に
延びるリード部であシ、インナーリード部（５ａ）とア
クタ−リード部〔５ｂ〕とからなる。このようなセクシ
ョン（６）が複数配列式れたリードフレームとなってい
る。
このように前記載置部（３ンをリード部（５〕に対して
低くする目的は、前記載置部（３）上に載置されるべき
半導体素子の上面が、インナーリード部（５ａ）とｔｌ
は同じ晶さになるようにし、次のワイヤポンド行程にお
いて前記半導体素子、インナーリード部（５ａ）間のワ
イヤ接続が行い易くすることにある。
低くする目的は、前記載置部（３）上に載置されるべき
半導体素子の上面が、インナーリード部（５ａ）とｔｌ
は同じ晶さになるようにし、次のワイヤポンド行程にお
いて前記半導体素子、インナーリード部（５ａ）間のワ
イヤ接続が行い易くすることにある。
したがって、前記半導体素子の厚さが大きくなるにつれ
て、前記載置部（３）とインナーリード部（６ａ〕との
高低差を大きくする必要がある。
て、前記載置部（３）とインナーリード部（６ａ〕との
高低差を大きくする必要がある。
しかし、このような構造では、前記両者（３）（５ａ）
間の高低差を大きくとろうとすると、セクションバー（
２）間の寸法が一定であるように形成されているため、
リードフレームがその加工の際に平面的に歪んでしまう
。
間の高低差を大きくとろうとすると、セクションバー（
２）間の寸法が一定であるように形成されているため、
リードフレームがその加工の際に平面的に歪んでしまう
。
そこで、歪みを生じさせないためには、前記宙吊りリー
ド（４）の塑性変形によってのみ、前記載置部（３）と
インナーリード部（５ａ）との高低差を得なければなら
ないので、その高低差をとることには限度がある。
ド（４）の塑性変形によってのみ、前記載置部（３）と
インナーリード部（５ａ）との高低差を得なければなら
ないので、その高低差をとることには限度がある。
ところで、第３図に示すものは、この後、前記載置部（
３）上に半導体素子が載置され、さらに例えばワイヤボ
ンディング、樹脂封止、リード加工といった工程を経て
、半導体装置に完了される０第４図（ａ） ９ （ｂ）
および（ｃ）は第３図に示すリードフレームを使用して
得られた半導体装置の正面、側面および上面の断面図で
ある。図において、（７）は前記載置部（３）上に載置
された半導体素子、（３）はこの半導体素子（７）上に
設けられた電極、（９）はこの電ｆｆｉ （８）と前記
インナーリード部（５ａ）とを接続するワイヤである。
３）上に半導体素子が載置され、さらに例えばワイヤボ
ンディング、樹脂封止、リード加工といった工程を経て
、半導体装置に完了される０第４図（ａ） ９ （ｂ）
および（ｃ）は第３図に示すリードフレームを使用して
得られた半導体装置の正面、側面および上面の断面図で
ある。図において、（７）は前記載置部（３）上に載置
された半導体素子、（３）はこの半導体素子（７）上に
設けられた電極、（９）はこの電ｆｆｉ （８）と前記
インナーリード部（５ａ）とを接続するワイヤである。
すＱは封止樹脂であり、厚さ方向が前記載置部（３）か
らワイヤ（９）にわたって前記半導体素子（７）を含む
ように封止しており、幅方向が前記宙吊シリード（４）
の所定領域まで封止している。また前記アウターリード
部（５ｂ）が前記樹脂（１０の側面よシ導出されている
。
らワイヤ（９）にわたって前記半導体素子（７）を含む
ように封止しており、幅方向が前記宙吊シリード（４）
の所定領域まで封止している。また前記アウターリード
部（５ｂ）が前記樹脂（１０の側面よシ導出されている
。
このように構成される半導体装置となされるには、第３
図に示すもののうち前記封止樹脂ＩＪＯの外部に出るべ
き部分の前記外枠（１）、セクションバー（２）、宙吊
りリード（４）の一部がそれぞれ切離され、前記アウタ
ーリード部（５ｂ）にはリードベンドが行われる。そし
て、例えばデュアル・イン・ライン型樹脂封止パッケー
ジ（以下、ＤＩＰ型と称す）の半導体装置が得られる。
図に示すもののうち前記封止樹脂ＩＪＯの外部に出るべ
き部分の前記外枠（１）、セクションバー（２）、宙吊
りリード（４）の一部がそれぞれ切離され、前記アウタ
ーリード部（５ｂ）にはリードベンドが行われる。そし
て、例えばデュアル・イン・ライン型樹脂封止パッケー
ジ（以下、ＤＩＰ型と称す）の半導体装置が得られる。
従来の半導体装置は以上のように構成されているので、
第３図の構造のリードフレームでは前記半導体素子（７
）の厚さが大きい場合、ワイヤボンド工程において、前
記半導体素子（７）上の電極（８）と前記インナーリー
ド部（５ａ）とを前記ワイヤ（９）で接続する際、前記
ワイヤ（９）が前記半導体素子（７）上面の端に接触し
てショートする不良ｃ以下、エツジショートという）が
余生してしまう。
第３図の構造のリードフレームでは前記半導体素子（７
）の厚さが大きい場合、ワイヤボンド工程において、前
記半導体素子（７）上の電極（８）と前記インナーリー
ド部（５ａ）とを前記ワイヤ（９）で接続する際、前記
ワイヤ（９）が前記半導体素子（７）上面の端に接触し
てショートする不良ｃ以下、エツジショートという）が
余生してしまう。
第５図（ａ）は、半導体素子（７）の厚さが大きいとき
に余生ずるエツジショートを示す側面図であシ、第５図
（ｂｌは、半導体素子（７）の厚さが適当な大きさを有
し、前記半導体素子（７）上面と、前記インナーリード
部（５ａ）とがほぼ同じ高さであるときの正常なワイヤ
の状態を示す側面図である。このようなエツジショート
が発生すると、半導体装置の信頼性が低下するという問
題点がめった。
に余生ずるエツジショートを示す側面図であシ、第５図
（ｂｌは、半導体素子（７）の厚さが適当な大きさを有
し、前記半導体素子（７）上面と、前記インナーリード
部（５ａ）とがほぼ同じ高さであるときの正常なワイヤ
の状態を示す側面図である。このようなエツジショート
が発生すると、半導体装置の信頼性が低下するという問
題点がめった。
この宅間は、前記のような問題点を解消するためになさ
れたもので、厚さが大きい半導体素子に対応でき、信頼
性の高い半導体装置を得ることを目的とする。
れたもので、厚さが大きい半導体素子に対応でき、信頼
性の高い半導体装置を得ることを目的とする。
との帛明における半導体装置は、平行に配設される外枠
、前記外枠に連接されるセクションバー一端が前記外枠
、セクションバーのいずれか、あるいは前記外枠、セク
ションバーの両方に接続され、他端が接続されず自由で
あシ、半導体素子を載置させるべき部分の主面高さが、
前記両者の主面高さよシ低くなっている載置部を有する
復改の載置リード、前記載置部に載置されるべき半導体
素子と電気的に接続されるリード部を備えたリードフレ
ームと、このリードフレームの前記載置部上に載置され
る前記半導体素子と、この半導体素子とリード部を電気
的に接続するワイヤと、これら半導体素子、リード部、
ワイヤ、セよび前記載置リードの所定部分を封止する封
止材とを含んでいる。
、前記外枠に連接されるセクションバー一端が前記外枠
、セクションバーのいずれか、あるいは前記外枠、セク
ションバーの両方に接続され、他端が接続されず自由で
あシ、半導体素子を載置させるべき部分の主面高さが、
前記両者の主面高さよシ低くなっている載置部を有する
復改の載置リード、前記載置部に載置されるべき半導体
素子と電気的に接続されるリード部を備えたリードフレ
ームと、このリードフレームの前記載置部上に載置され
る前記半導体素子と、この半導体素子とリード部を電気
的に接続するワイヤと、これら半導体素子、リード部、
ワイヤ、セよび前記載置リードの所定部分を封止する封
止材とを含んでいる。
この宅間による載置リードは一端が接続されて他端が自
由であるため加工が容易でめυ、前記載置リードの低く
なっている部分の載置部に半導体素子を載置し、この半
導体素子とリード部とを電気的に接続させる際に、前記
半導体素子の厚ざに対応して、前記リード部と載置部と
の高低差を大きくすることが可能となる。
由であるため加工が容易でめυ、前記載置リードの低く
なっている部分の載置部に半導体素子を載置し、この半
導体素子とリード部とを電気的に接続させる際に、前記
半導体素子の厚ざに対応して、前記リード部と載置部と
の高低差を大きくすることが可能となる。
以下、この発明の一実施例を第１図について説明する。
なお、従来の技術の説明と重複する部分は適宜その説明
を省略する。
を省略する。
図において、 （１） 、 （２）および（５）は従来
のものと同じものである。（６）は対向する２本の前記
セクションパー（２）からそれぞれ２本が直角に伸長さ
れ、−端を前記セクションパー（２）に連接され、それ
ぞれが交互に配設式れる載置リードである。この載置リ
ード０υは前記外枠（１）、セクションパー（２）と同
じ高さにある部分（ｌｌａ ）と、それらより低くなっ
ている部分（ｌｌｂ）からなる。ここでは、４本の載直
り一部αυは同じ形状のものとしである。（ロ）は前記
低くなっている部分（ｌｌｂ）が同一平面内に集まって
形成される載置部である。このようなセクション□□□
が複数配列てれてリードフレームを構成している。
のものと同じものである。（６）は対向する２本の前記
セクションパー（２）からそれぞれ２本が直角に伸長さ
れ、−端を前記セクションパー（２）に連接され、それ
ぞれが交互に配設式れる載置リードである。この載置リ
ード０υは前記外枠（１）、セクションパー（２）と同
じ高さにある部分（ｌｌａ ）と、それらより低くなっ
ている部分（ｌｌｂ）からなる。ここでは、４本の載直
り一部αυは同じ形状のものとしである。（ロ）は前記
低くなっている部分（ｌｌｂ）が同一平面内に集まって
形成される載置部である。このようなセクション□□□
が複数配列てれてリードフレームを構成している。
第２図はこの発明の一実施例のリードフレームを使用し
た半導体装置を示す図である。本実施例においても、Ｄ
ＩＰ型の半導体装置として構成されている。ここでは、
載置リードＱｌ、ｌは半導体素子（７）を載置するもの
である。また、前記半導体素子（７）の厚さが大きいと
きでも、前記載置リード（ロ）の他端部が自由となされ
た構造になっておシ、前記載置部（６）とインナーリー
ド部（５ａ）との高低差を大きくすることができる。そ
の九め、厚さの大きい前記半導体素子（７）を載置した
場合でも、前記半導体素子（７）の上面と前記インナー
リード部（５ａ）の高さをほぼ同じくすることができる
。従って、ワイヤボンド工程におけるエツジショートを
防止することが可能となシ、半導体装置に完成されたと
きにも、その信頼性が向上する。
た半導体装置を示す図である。本実施例においても、Ｄ
ＩＰ型の半導体装置として構成されている。ここでは、
載置リードＱｌ、ｌは半導体素子（７）を載置するもの
である。また、前記半導体素子（７）の厚さが大きいと
きでも、前記載置リード（ロ）の他端部が自由となされ
た構造になっておシ、前記載置部（６）とインナーリー
ド部（５ａ）との高低差を大きくすることができる。そ
の九め、厚さの大きい前記半導体素子（７）を載置した
場合でも、前記半導体素子（７）の上面と前記インナー
リード部（５ａ）の高さをほぼ同じくすることができる
。従って、ワイヤボンド工程におけるエツジショートを
防止することが可能となシ、半導体装置に完成されたと
きにも、その信頼性が向上する。
なお、前記半導体装置に用いるリードフレームの構造は
、次のような種々の変更が可能である。
、次のような種々の変更が可能である。
すなわち、前記リード部（５）が前記フレーム外枠（１
）に連接される場合に限らず、前記セクションバー部（
２）に連接されるもの、あるいは前記フレーム外枠（１
）とセクションパ一部（２）の両方に連接されるもので
あってもよい。
）に連接される場合に限らず、前記セクションバー部（
２）に連接されるもの、あるいは前記フレーム外枠（１
）とセクションパ一部（２）の両方に連接されるもので
あってもよい。
また、前記載置リード（１１）が、前記セクションバ一
部（２）のそれぞれに連接して伸長される場合のほか、
フレーム外枠（１）に連接されるものであってもよく、
それら連接部より伸長する本数や形状、配置状態等は適
宜選択されるものであってよい。例えば、前記低くなっ
ている部分（ｌｌｂ ）が、直接前記外枠（１）ないし
はセクションバ一部（２）に接続されてあってもよい。
部（２）のそれぞれに連接して伸長される場合のほか、
フレーム外枠（１）に連接されるものであってもよく、
それら連接部より伸長する本数や形状、配置状態等は適
宜選択されるものであってよい。例えば、前記低くなっ
ている部分（ｌｌｂ ）が、直接前記外枠（１）ないし
はセクションバ一部（２）に接続されてあってもよい。
さらに、前記載置リード（６）は前記半導体素子（７）
が載置されるものであったが、その一部が前記リード部
（５）の一部と電気的に接続されるようになされてもよ
い。
が載置されるものであったが、その一部が前記リード部
（５）の一部と電気的に接続されるようになされてもよ
い。
ところで、上記−実施例では、封止方法を樹脂封止とし
たが、セラミック封止、金属封止など他の封止方法でも
よいし、所要部のみを封止し、−部封止しない部分があ
ってもよい。
たが、セラミック封止、金属封止など他の封止方法でも
よいし、所要部のみを封止し、−部封止しない部分があ
ってもよい。
！！た、本実施例ではＤＩＰ型の半導体装置とじたが、
これに限定せず、シングル・イン・ライン型等あらゆる
他の半導体装置に適用しても上記と同様の効果を奏する
。
これに限定せず、シングル・イン・ライン型等あらゆる
他の半導体装置に適用しても上記と同様の効果を奏する
。
以上のように、この発明によれば、半導体素子を載Ｉｉ
ｔ嘔せるべき載置部を有する載置リードが他端部が自由
であシ、半導体素子に対応して載置部の高さが調整可能
となされるため、前記半導体素子の浮きが大きい場合で
も、前記半導体素子上面と前記インナーリード部との高
さをほぼ同しくすることができ、ワイヤボンド工程にお
けるエツジショートが発生しないようにし、半導体装置
の信頼性を向上させることができる。
ｔ嘔せるべき載置部を有する載置リードが他端部が自由
であシ、半導体素子に対応して載置部の高さが調整可能
となされるため、前記半導体素子の浮きが大きい場合で
も、前記半導体素子上面と前記インナーリード部との高
さをほぼ同しくすることができ、ワイヤボンド工程にお
けるエツジショートが発生しないようにし、半導体装置
の信頼性を向上させることができる。
第１図は本発明に係る半導体装置に用いるリードフレー
ムを示す斜視図、第２図（ａ） 、 （ｂ）および（ｃ
）は本発明の一実施例による半導体装置を示す正面。 側面および上面の断面図、第３図は従来の半導体装置に
用いるリードフレームを示す斜視図、帛４図（ａ） 、
（ｂ）および（ｃ）は従来の半導体装置を示す正面。 側面および上面の断面図、第５図（、）は半導体素子の
厚さが大きい場合のエツジショートを説明する図、第５
図（ｂ）は半導体素子の厚さが適当な大きさを有する場
合の正常なワイヤの状態を示す図であるＯ 図において、（１）・・・外枠、（２）・・・セクショ
ンバー（４）・・・宙吊りリード、（５）・・・リード
部、（７）・・・半導体素子、（９）・・・ワイヤ、（
１０・・・封止樹脂、αυ・・・載置リード、（ロ）・
・・載置部である。 なお、各図中同一符号は、同−又は相当部分を示す。
ムを示す斜視図、第２図（ａ） 、 （ｂ）および（ｃ
）は本発明の一実施例による半導体装置を示す正面。 側面および上面の断面図、第３図は従来の半導体装置に
用いるリードフレームを示す斜視図、帛４図（ａ） 、
（ｂ）および（ｃ）は従来の半導体装置を示す正面。 側面および上面の断面図、第５図（、）は半導体素子の
厚さが大きい場合のエツジショートを説明する図、第５
図（ｂ）は半導体素子の厚さが適当な大きさを有する場
合の正常なワイヤの状態を示す図であるＯ 図において、（１）・・・外枠、（２）・・・セクショ
ンバー（４）・・・宙吊りリード、（５）・・・リード
部、（７）・・・半導体素子、（９）・・・ワイヤ、（
１０・・・封止樹脂、αυ・・・載置リード、（ロ）・
・・載置部である。 なお、各図中同一符号は、同−又は相当部分を示す。
Claims (1)
- 平行に配設される外枠、前記外枠に連接されるセクショ
ンバー、一端が前記外枠、セクションバーのいずれか、
あるいは前記外枠、セクションバーの両方に接続され、
他端が接続されず自由であり、半導体素子を載置させる
べき部分の主面高さが、前記両者の主面高さより低くな
つている載置部を有する複数の載置リード、前記載置部
に載置されるべき半導体素子と電気的に接続されるリー
ド部を備えたリードフレームと、このリードフレームの
前記載置部上に載置される前記半導体素子と、この半導
体素子とリード部を電気的に接続するワイヤと、これら
半導体素子、リード部、ワイヤ、および前記載置リード
の所定部分を封止する封止材とを含んでなる半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267395A JPH02114544A (ja) | 1988-10-24 | 1988-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267395A JPH02114544A (ja) | 1988-10-24 | 1988-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114544A true JPH02114544A (ja) | 1990-04-26 |
Family
ID=17444249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63267395A Pending JPH02114544A (ja) | 1988-10-24 | 1988-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114544A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422161A (ja) * | 1990-05-17 | 1992-01-27 | Mitsubishi Electric Corp | リードフレーム |
| JPH0582696A (ja) * | 1991-09-19 | 1993-04-02 | Mitsubishi Electric Corp | 半導体装置のリードフレーム |
| USRE36077E (en) * | 1991-10-15 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing inversion type IC's and IC module using same |
-
1988
- 1988-10-24 JP JP63267395A patent/JPH02114544A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422161A (ja) * | 1990-05-17 | 1992-01-27 | Mitsubishi Electric Corp | リードフレーム |
| JPH0582696A (ja) * | 1991-09-19 | 1993-04-02 | Mitsubishi Electric Corp | 半導体装置のリードフレーム |
| USRE36077E (en) * | 1991-10-15 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing inversion type IC's and IC module using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP3370646B2 (ja) | 半導体装置 | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JPH02137253A (ja) | 半導体装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| KR0128247Y1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPH02106047A (ja) | 半導体装置 | |
| JPH0468551A (ja) | 半導体装置用パッケージ | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPH0362564A (ja) | 半導体装置 | |
| JPH02268449A (ja) | 樹脂封止型半導体装置 | |
| JPH10173241A (ja) | チップ部品型ｌｅｄ及びその製造方法 | |
| JPH02134854A (ja) | 樹脂封止型半導体装置 | |
| JPH0462942A (ja) | 半導体装置 | |
| KR100206863B1 (ko) | 패키지 및 그 실장구조 | |
| JPH0714973A (ja) | 半導体装置用リードフレーム | |
| JPH04120745A (ja) | Ｉｃ実装基板の短絡防止構造 | |
| JPS63104458A (ja) | 半導体装置 | |
| JPS622626A (ja) | 半導体装置 | |
| JPH01308055A (ja) | 半導体装置 | |
| JPH04132248A (ja) | 半導体装置およびその製造に使用されるリードフレーム | |
| KR19980020297A (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH0656870B2 (ja) | Ｉｃ用リ−ドフレ−ム |