JPH0212012B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、素子特性が変化することのない半
導体装置の製造方法に関するものである。

第１図は従来の製造方法により得られた半導体
装置の断面図で、ｐ形半導体基板１中のチヤネル
下部に高不純物濃度のｐ形領域４を設けることに
より、ｎ形のソース領域２、ｎ形のドレイン領域
３間にゲート電極６による制御性の小さい電流が
流れることを防止し、しかもソース領域２および
ドレイン領域３とｐ形領域４間の浮遊容量の著し
い増加を防止したMOSトランジスタ構造が提案
されている。なお、５はゲート絶縁膜、７および
８はそれぞれソースおよびドレイン電極であり、
９は絶縁膜である。

この構造は、ソースおよびドレイン領域２，３
とｐ形領域４との相対的位置の変化により素子特
性が変化する欠点を有する。それはソースおよび
ドレイン領域２，３の形成のための露光工程とｐ
形領域４を形成するための露光工程を別途に行う
ためその位置合せ精度により相対的位置にばらつ
きを生じるのが原因である。

この発明は上記のような欠点を除去するために
なされたもので、ソースおよびドレイン領域とｐ
形領域との相対的位置が１回の露光工程で定める
ようにし、素子特性の安定した半導体装置が得ら
れるようにしたものである。以下この発明につい
て詳細に説明する。

第２図ａ〜ｆはこの発明の一実施例を示す製造
工程の断面図である。まず、第２図ａのようにｐ
形の半導体基板１１上にｎ形不純物のドープされ
たポリシリコン層１２を形成する。なお、ポリシ
リコン層１２は所定のトランジスタの形成される
領域のみ半導体基板表面と直接に接するように形
成されるのが普通である。次に、ポリシリコン層
１２上にSiO₂などの絶縁膜１３、その上に窒化
膜１４、さらにその上にレジスト膜１５を順次積
層し、レジスト膜１５の所定部に開口部２７を設
ける。

次に、開口部２７に露出した窒化膜１４、さら
に絶縁膜１３を第２図ｂのように順次除去し、ポ
リシリコン層１２を露出させる。

次に、レジスト膜１５を除去し、第２図ｃのよ
うに開口部２７に露出したポリシリコン層１２を
酸化し酸化膜１６を形成する。この場合、ポリシ
リコン層１２にドープされているｎ形不純物が半
導体基板１１中になるべく拡散しないように低温
で酸化することや、開口部２７に露出したポリシ
リコン層１２のみに不純物をイオン注入法でドー
プして酸化速度を逸める等の方法が考えられる。
しかし、このような方法を用いても第２図ｃに示
したようにポリシリコン層１２からこれにドープ
されているｎ形不純物が半導体基板１１中に拡散
し、ｎ形領域１７が形成される場合がある。そこ
で以後の工程は、ｎ形領域１７が形成された状態
を前提にして説明することにする。

次に、第２図ｄのように、窒化膜１４をマスク
として、イオンビームエツチング法等の横方向エ
ツチングの少ない方法で酸化膜１６を除去し、半
導体基板表面を露出させ、さらに同じ方法または
他の方法で半導体基板表面をｎ形領域１７の深さ
を越える程度に除去する。なお、１６′は前記酸
化膜１６の残部である。

次に、開口部２７よりイオン注入法でｐ形不純
物を所定の深さの位置に打込み、ｐ形不純物領域
１８を形成する。

次に、第２図ｅのようにゲート酸化膜１９を形
成する。なお、ｐ形不純物領域１８はゲート酸化
膜１９の形成後に形成してもよい。

次に、熱工程によりｎ形不純物をポリシリコン
層１２からさらに拡散し、またｐ形不純物領域１
８に注入されたイオンを活性化し、第２図ｆのよ
うにｐ形高不純物濃度領域２０を形成し、窒化膜
１４を除去した後、ゲート電極２６を設ける。

なお、絶縁膜１３と、酸化膜１６の残部１６′
とで絶縁膜２１が形成され、また、ポリシリコン
層１２のｎ形不純物の拡散によりソース領域２
２、ドレイン領域２３が形成され、これらの両領
域上のポリシリコン層１２がそれぞれソース電極
２４、ドレイン電極２５となる。

以上の工程の説明で、ｐ形高不純物濃度領域２
０を形成するためのｐ形不純物導入口と、ソース
およびドレイン領域２２，２３を形成するための
ｎ形不純物導入部がそれぞれ開口部２７に対して
相対的に位置決めされることが重要で、そのため
にｐ形高不純物濃度領域２０とソースおよびドレ
イン領域２２，２３が１回の露光工程により位置
決めされる。

第３図ａ〜ｃはこの発明の他の実施例を示す製
造工程図である。この実施例の製造工程は、第２
図ｂまでは同様の工程を経た後、第３図ａのよう
に、さらにポリシリコン層１２を開口部２７より
除去し、半導体基板表面を露出させる。

次に、酸化工程によりポリシリコン層１２の開
口部２７に面した側面部および半導体基板表面を
酸化し、酸化膜２８を形成する。以後、第２図ｄ
以下と同様な工程を経ることにより第３図ｃのよ
うに第２図と同様な構造の半導体装置が得られ
る。

なお、上記の実施例ではｐ形の半導体基板１１
を使用する場合であつたが、これは反対の導電形
の半導体基板でもよいことは云うまでもない。そ
の場合には各部分の導電形も反対のものを使用す
ればよい。また、ｐ形高不純物濃度領域２０を形
成するための不純物導入口として開口部２７を用
いたが、開口部２７としては不純物が所定の位置
に導入できるものであればよい。同じくソース領
域２２とドレイン領域２３を形成するための不純
物導入口としては、必ずしも開口という形でなく
とも、第２図、第３図の各実施例にみられるよう
に所要の不純物を導入することができるものであ
ればよい。

以上詳細に説明したように、この発明は高不純
物濃度を形成するための不純物導入口と、ソース
領域およびドレイン領域を形成するための不純物
導入口との相対位置を１回の露光工程で定めるよ
うにしたので、ソース領域、ドレイン領域と高不
純物濃度領域との相対的位置決めを精度よく実施
することができる。また、開口部の側面部にも酸
化膜が形成され、この厚みは制御できるので、こ
れを厚くすることで電極間容量を減少させること
ができる。従つて従来のように素子特性の変化を
生ずることなく、安定した高品質の半導体装置が
得られる利点がある。

【図面の簡単な説明】

第１図は従来の半導体装置の断面図、第２図ａ
〜ｆはこの発明の一実施例を示す製造工程の断面
図、第３図ａ〜ｃはこの発明の他の実施例を示す
製造工程の断面図である。 図中、１１はｐ形の半導体基板、１２はポリシ
リコン層、１３，２１は絶縁膜、１４は窒化膜、
１５はレジスト膜、１６は酸化膜、１６′は残部、
１７はｎ形領域、１８はｐ形不純物領域、１９は
ゲート酸化膜、２０はｐ形高不純物濃度領域、２
２はソース領域、２３はドレイン領域、２４はソ
ース電極、２５はドレイン電極、２６はゲート電
極、２７は開口部、２８は酸化膜、２９は金属材
料である。

Claims (1)

【特許請求の範囲】
1. １ 第１導電形の半導体基板の表面部に前記第１
   導電形と反対の第２導電形のソース領域およびド
   レイン領域とを有し、さらに前記半導体基板の表
   面部のチヤネル領域と、このチヤネル領域上にゲ
   ート絶縁膜を介して設けられたゲート電極と、前
   記チヤネル領域下の所定の深さの前記半導体基板
   中に局在する第１導電形の高不純物濃度領域を少
   なくとも有する半導体装置の製造方法において、
   前記半導体基板表面に第２導電形の不純物を添加
   したポリシリコン層と酸化膜および窒化膜を順次
   積層した３層構造薄膜を形成する工程と、該３層
   構造薄膜の所定部に開口を設け前記ポリシリコン
   層あるいは前記半導体表面を露出させる工程と、
   該開口に露出されたポリシリコン層を酸化し、前
   記窒化膜下の開口端より所定の長さのポリシリコ
   ン層を酸化膜に変換する工程と、前記窒化膜をマ
   スクとして前記開口に露出されている酸化膜を前
   記窒化膜下の部分を残存させて除去し前記半導体
   表面を露出させる工程と、前記開口部より前記窒
   化膜をマスクとして第１導電形の不純物を半導体
   基板所定の深さに導入し該高不純物濃度領域を形
   成する工程と、残存されたポリシリコン層中の第
   ２導電形の不純物を半導体中に導入しソース、ド
   レイン領域を該高不純物濃度領域に対して同一の
   露光工程で定められた位置に形成する工程とを少
   なくとも含むことを特徴とする半導体装置の製造
   方法。