JPS6110994B2 - - Google Patents
Info
- Publication number
- JPS6110994B2 JPS6110994B2 JP52052273A JP5227377A JPS6110994B2 JP S6110994 B2 JPS6110994 B2 JP S6110994B2 JP 52052273 A JP52052273 A JP 52052273A JP 5227377 A JP5227377 A JP 5227377A JP S6110994 B2 JPS6110994 B2 JP S6110994B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- channel
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は実効チヤンネル長が極めて短かい、短
チヤンネルのMOS形半導体装置の製造方法に関
するものである。
チヤンネルのMOS形半導体装置の製造方法に関
するものである。
MOS形電界効果トランジスタ（以下MOSFET
と略す）の高速動作化をはかるにはチヤンネル長
を短かくすることによつて相互コンダクタンス
gmの増大化を行うことが一つの有効な手段であ
るが、マスクパターン寸法によりチヤンネル長を
決める従来の方法では限界があり、１μｍ程度の
チヤンネル長を再現性よく実験することはかなり
困難であり、電子ビーム露光法等の新しいフオト
リングラフイーの技術を必要とする。
と略す）の高速動作化をはかるにはチヤンネル長
を短かくすることによつて相互コンダクタンス
gmの増大化を行うことが一つの有効な手段であ
るが、マスクパターン寸法によりチヤンネル長を
決める従来の方法では限界があり、１μｍ程度の
チヤンネル長を再現性よく実験することはかなり
困難であり、電子ビーム露光法等の新しいフオト
リングラフイーの技術を必要とする。
そこで本発明はチヤンネル長がマスクパターン
寸法によらずにしかも再現性よく実現できる短チ
ヤンネルのMOSFETの製造方法を提案しようと
するものである。
寸法によらずにしかも再現性よく実現できる短チ
ヤンネルのMOSFETの製造方法を提案しようと
するものである。
本発明の要旨とするところは、多結晶シリコン
への不純物の横方向拡散の寸法を利用してチヤン
ネル長を決定しようとするもので、さらに具体的
には多結晶シリコン層の不純物が拡散された側面
を選択的に除去した後、その除去された寸法だ
け、不純物を添加してチヤンネルの形成を行うも
ので、チヤンネル長は多結晶シリコンの横方向か
らの拡散深さに依存することになる。さらに、本
発明はチヤンネル領域とチヤンネルストツパー領
域とを同時に作成可能とするものである。
への不純物の横方向拡散の寸法を利用してチヤン
ネル長を決定しようとするもので、さらに具体的
には多結晶シリコン層の不純物が拡散された側面
を選択的に除去した後、その除去された寸法だ
け、不純物を添加してチヤンネルの形成を行うも
ので、チヤンネル長は多結晶シリコンの横方向か
らの拡散深さに依存することになる。さらに、本
発明はチヤンネル領域とチヤンネルストツパー領
域とを同時に作成可能とするものである。
以下本発明の実施例にかかるMOSFETの製造
方法を図面に従つて詳細に説明する。本実施例は
ソース領域をリング状とし、ソース領域に囲まれ
たドレイン領域を有するMOSFETを作成する方
法である。
方法を図面に従つて詳細に説明する。本実施例は
ソース領域をリング状とし、ソース領域に囲まれ
たドレイン領域を有するMOSFETを作成する方
法である。
先ず第１図に示すようにＰ形シリコン基板１の
表面にＮ形の浅い領域２をイオン注入法と熱処理
等により形成する。この領域の所定部は最終的に
ドレイン、チヤンネル間の耐圧を上げるドリフト
領域となる。その後厚さ1000Å程度の酸化膜３を
表面上に形成し、さらにその上に多結晶シリコン
層４を被着する。さらにまたその上から例えばシ
リコン窒化膜５等の不純物の拡散防止保護膜を被
着し、写真食刻法により最も上層のシリコン窒化
膜を開孔する。次に開孔したシリコン窒化膜５を
マスクとして、多結晶シリコン層４を選択的にエ
ツチングし、多結晶シリコン層４とシリコン窒化
膜５の２層のパターンを形成する。
表面にＮ形の浅い領域２をイオン注入法と熱処理
等により形成する。この領域の所定部は最終的に
ドレイン、チヤンネル間の耐圧を上げるドリフト
領域となる。その後厚さ1000Å程度の酸化膜３を
表面上に形成し、さらにその上に多結晶シリコン
層４を被着する。さらにまたその上から例えばシ
リコン窒化膜５等の不純物の拡散防止保護膜を被
着し、写真食刻法により最も上層のシリコン窒化
膜を開孔する。次に開孔したシリコン窒化膜５を
マスクとして、多結晶シリコン層４を選択的にエ
ツチングし、多結晶シリコン層４とシリコン窒化
膜５の２層のパターンを形成する。
その後例えばリンを含んだ雰囲気中で熱処理を
行い、第２図に示すように多結晶シリコン層４の
露出した側面からのみリンの拡散を行いリンを含
んだ多結晶シリコン領域６を形成する。この時上
方からの不純物の拡散はシリコン窒化膜５でスト
ツプされる。この時の不純物の横方向拡散深さは
２〜３μｍ程度とすることができる。次に第３図
に示すようにシリコン窒化膜５を除去し、さらに
アミンカテコール水溶液（エチレンジアミン17
ml，ピロカテコール３ｇ，水８ml）等により、リ
ンを含んだ多結晶シリコン領域６を選択的にエツ
チングし、ついでボロンイオンＢをイオン注入法
により打ち込み、熱処理を行つて基板内にＰ形領
域７を形成する。このＰ形領域７は最終的にはチ
ヤンネルおよびチヤンネルストツパー領域を形成
することになる。
行い、第２図に示すように多結晶シリコン層４の
露出した側面からのみリンの拡散を行いリンを含
んだ多結晶シリコン領域６を形成する。この時上
方からの不純物の拡散はシリコン窒化膜５でスト
ツプされる。この時の不純物の横方向拡散深さは
２〜３μｍ程度とすることができる。次に第３図
に示すようにシリコン窒化膜５を除去し、さらに
アミンカテコール水溶液（エチレンジアミン17
ml，ピロカテコール３ｇ，水８ml）等により、リ
ンを含んだ多結晶シリコン領域６を選択的にエツ
チングし、ついでボロンイオンＢをイオン注入法
により打ち込み、熱処理を行つて基板内にＰ形領
域７を形成する。このＰ形領域７は最終的にはチ
ヤンネルおよびチヤンネルストツパー領域を形成
することになる。
次いで第４図に示すように、多結晶シリコン層
４および酸化膜３を除去し、全面を酸化し開孔し
て5000〜10000Å程度のフイールド酸化膜８を形
成する。
４および酸化膜３を除去し、全面を酸化し開孔し
て5000〜10000Å程度のフイールド酸化膜８を形
成する。
次に再び熱酸化により1000Å程度のゲート酸化
膜９を形成し、その上にゲートとなる多結晶シリ
コン層１０を被着し、開孔部１１，１２の形成を
行なつたのが第５図である。開孔部１１は開孔部
１２の周囲に形成されており、層１０もリング状
に形成される。この場合の開孔はまず、前に用い
たシリコン窒化膜５開孔用のフオトマスクそのも
のかまたはそれと同一パターンを有するフオトマ
スクを用いて行い、ソース用の開孔部１１を形成
する。この開孔部１１はＰ形領域７上でドレイン
側の端部１１′は第２図のシリコン窒化膜５の端
部と合致しており、この端部１１′からドレイン
方向に至るＰ形領域７がチヤンネル領域となる。
このようにシリコン窒化膜５のパターン形成用の
マスクを用いることはマスク自体の誤差が発生せ
ず正確な多結晶シリコン層１０ならびに開孔部１
１のパターンを形成することができる。
膜９を形成し、その上にゲートとなる多結晶シリ
コン層１０を被着し、開孔部１１，１２の形成を
行なつたのが第５図である。開孔部１１は開孔部
１２の周囲に形成されており、層１０もリング状
に形成される。この場合の開孔はまず、前に用い
たシリコン窒化膜５開孔用のフオトマスクそのも
のかまたはそれと同一パターンを有するフオトマ
スクを用いて行い、ソース用の開孔部１１を形成
する。この開孔部１１はＰ形領域７上でドレイン
側の端部１１′は第２図のシリコン窒化膜５の端
部と合致しており、この端部１１′からドレイン
方向に至るＰ形領域７がチヤンネル領域となる。
このようにシリコン窒化膜５のパターン形成用の
マスクを用いることはマスク自体の誤差が発生せ
ず正確な多結晶シリコン層１０ならびに開孔部１
１のパターンを形成することができる。
次いで別のフオトマスクを用いドレイン側の開
孔部部１２の形成を行う。なお、このとき、一つ
のマスクを用いて開孔部１１，１２を同時に形成
することも可能であり、工程上は有利である。そ
の後開孔された多結晶シリコン１０をマスクとし
てゲート酸化膜９のエツチングを行い、第５図に
示す断面構造の状態を得る。この時Ｐ形拡散層７
はソース拡散のための開孔部１１の縁１１′から
約２μゲート酸化膜９の下へ入り込んでいる。こ
の入り込みは選択的にエツチングした多結晶シリ
コン領域６の寸法によつて決められるものであ
る。
孔部部１２の形成を行う。なお、このとき、一つ
のマスクを用いて開孔部１１，１２を同時に形成
することも可能であり、工程上は有利である。そ
の後開孔された多結晶シリコン１０をマスクとし
てゲート酸化膜９のエツチングを行い、第５図に
示す断面構造の状態を得る。この時Ｐ形拡散層７
はソース拡散のための開孔部１１の縁１１′から
約２μゲート酸化膜９の下へ入り込んでいる。こ
の入り込みは選択的にエツチングした多結晶シリ
コン領域６の寸法によつて決められるものであ
る。
次に第６図に示すようにソースおよびドレイン
の拡散窓１１，１２によりＮ形不純物たとえばリ
ンの拡散を行い、ソース１３，ドレイン１４の形
成を行う。この工程でチヤンネルストツパ領域１
５，チヤンネル領域１６が分離形成される。すな
わち、この時の熱処理によりＰ形拡散領域１５，
１６およびＮ形の浅い拡散層２もいくらか拡散が
進行するが、ソース１３，ドレイン１４の方を不
純物濃度を充分濃くすることにより、ソース、ド
レインをより深くまで拡散することができる。そ
の結果、第６図の如く、チヤンネル領域１６とフ
イールド酸化膜８下のチヤンネルストツパー領域
１５とが形成されることになる。そしてこのとき
ソース、ドレイン領域の横方向拡散拡がりにより
チヤンネル領域１６はより狭くなり、１〜２μｍ
程度となる。さらに、チヤンネル領域１１とドレ
イン１３の間には低濃度のＮ形のドリフト領域２
が存在し、ドレイン電圧を加えた際に空乏層が短
かいチヤンネル１６側へ拡がらずに、ドリフト領
域２へ拡がり、結果耐圧が向上することになる。
の拡散窓１１，１２によりＮ形不純物たとえばリ
ンの拡散を行い、ソース１３，ドレイン１４の形
成を行う。この工程でチヤンネルストツパ領域１
５，チヤンネル領域１６が分離形成される。すな
わち、この時の熱処理によりＰ形拡散領域１５，
１６およびＮ形の浅い拡散層２もいくらか拡散が
進行するが、ソース１３，ドレイン１４の方を不
純物濃度を充分濃くすることにより、ソース、ド
レインをより深くまで拡散することができる。そ
の結果、第６図の如く、チヤンネル領域１６とフ
イールド酸化膜８下のチヤンネルストツパー領域
１５とが形成されることになる。そしてこのとき
ソース、ドレイン領域の横方向拡散拡がりにより
チヤンネル領域１６はより狭くなり、１〜２μｍ
程度となる。さらに、チヤンネル領域１１とドレ
イン１３の間には低濃度のＮ形のドリフト領域２
が存在し、ドレイン電圧を加えた際に空乏層が短
かいチヤンネル１６側へ拡がらずに、ドリフト領
域２へ拡がり、結果耐圧が向上することになる。
最後に第７図に示す如く化学蒸着法により酸化
膜を被着し、電極取り出し用のコンタクト窓を開
孔、金属配線１７，１８，１９を行つて完成す
る。
膜を被着し、電極取り出し用のコンタクト窓を開
孔、金属配線１７，１８，１９を行つて完成す
る。
なお、本実施例の説明ではＮチヤンネルFET
の形成方法について述べたが、本実施例でのＰ形
をＮ形に、Ｎ形をＰ形にすることにより、Ｐチヤ
ンネルFETの形成も同様に可能である。また、
第７図のMOSFETはリング状のゲート，ソース
を有する構造であるが、ソース領域１３をリング
状とせず、第７図の左側と右側のソース領域を別
のMOSFETのそれぞれのソースとし、ドレイン
１４を共通とし、論理回路におけるMOSICの一
部を構成する２個のトランジスタとしてもよい。
さらに、多結晶シリコン側面への不純物拡散を一
方の側面のみとすることも当然可能である。そし
てこれらはMOSFETの設計に応じて任意に選択
すればよい。
の形成方法について述べたが、本実施例でのＰ形
をＮ形に、Ｎ形をＰ形にすることにより、Ｐチヤ
ンネルFETの形成も同様に可能である。また、
第７図のMOSFETはリング状のゲート，ソース
を有する構造であるが、ソース領域１３をリング
状とせず、第７図の左側と右側のソース領域を別
のMOSFETのそれぞれのソースとし、ドレイン
１４を共通とし、論理回路におけるMOSICの一
部を構成する２個のトランジスタとしてもよい。
さらに、多結晶シリコン側面への不純物拡散を一
方の側面のみとすることも当然可能である。そし
てこれらはMOSFETの設計に応じて任意に選択
すればよい。
本発明の製造方法によれば、マスクパターン寸
法に依存しないチヤンネル長を有する短チヤンネ
ルのMOSFETを実現することができ、MOSFET
の高gm化高速化に有効な製造方法である。また
チヤンネル形成と同時にチヤンネルストツパーが
形成できるため、設計の自由度が増すなど
MOSFETの製造に大なる利点を有するものであ
る。
法に依存しないチヤンネル長を有する短チヤンネ
ルのMOSFETを実現することができ、MOSFET
の高gm化高速化に有効な製造方法である。また
チヤンネル形成と同時にチヤンネルストツパーが
形成できるため、設計の自由度が増すなど
MOSFETの製造に大なる利点を有するものであ
る。
第１図〜第７図は本発明の一実施例にかかる
MOSFETの製造方法の工程を示す断面図であ
る。 １……Ｐ形シリコン基板、２……浅い領域、３
……酸化膜、４，１０……多結晶シリコン層、５
…シリコン窒化膜、７……Ｐ形領域、９……ゲー
ト酸化膜、１１，１２……開孔部、１３，１４…
ソース、ドレイン、１５……チヤンネルストツパ
ー領域、１６……チヤンネル領域。
MOSFETの製造方法の工程を示す断面図であ
る。 １……Ｐ形シリコン基板、２……浅い領域、３
……酸化膜、４，１０……多結晶シリコン層、５
…シリコン窒化膜、７……Ｐ形領域、９……ゲー
ト酸化膜、１１，１２……開孔部、１３，１４…
ソース、ドレイン、１５……チヤンネルストツパ
ー領域、１６……チヤンネル領域。
Claims (1)
- １ 第１導電形の半導体基板の一主面に第２導電
形の浅い拡散層を形成し、この拡散層上に絶縁膜
を形成する工程と、この絶縁膜上に第１の多結晶
シリコン層および保護膜のパターンを選択的に積
層形成する工程と、前記保護膜を不純物拡散マス
クとして前記多結晶シリコン層の露出した側面よ
り不純物を前記多結晶シリコン層内に拡散する工
程と、前記不純物が拡散された第１の多結晶シリ
コン層を選択的に除去する工程と、前記保護膜を
除去し、残された多結晶シリコン層をマスクとし
て前記半導体基板内に第１導電形の不純物を導入
してチヤンネルおよびチヤンネルストツパ用領域
を形成する工程と、前記第１の多結晶シリコン層
および絶縁膜を除去し、前記半導体基板上にゲー
ト酸化膜および第２の多結晶シリコン層を積層形
成する工程と、前記浅い拡散層上および前記領域
上の第２の多結晶シリコン層とゲート酸化膜を前
記保護膜パターン形成と同一のマスクを用いて選
択的に除去して開孔部を形成し、この開孔部から
前記半導体基板内に第２導電形の不純物を導入し
てソース、ドレイン領域を形成する工程とを備え
たことを特徴とするMOS形半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5227377A JPS53137680A (en) | 1977-05-07 | 1977-05-07 | Manufacture for mos type semocunductot device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5227377A JPS53137680A (en) | 1977-05-07 | 1977-05-07 | Manufacture for mos type semocunductot device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53137680A JPS53137680A (en) | 1978-12-01 |
| JPS6110994B2 true JPS6110994B2 (ja) | 1986-04-01 |
Family
ID=12910166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5227377A Granted JPS53137680A (en) | 1977-05-07 | 1977-05-07 | Manufacture for mos type semocunductot device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53137680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261696A (ja) * | 1986-05-08 | 1987-11-13 | Mitsubishi Electric Corp | タ−ボ分子ポンプ装置 |
-
1977
- 1977-05-07 JP JP5227377A patent/JPS53137680A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261696A (ja) * | 1986-05-08 | 1987-11-13 | Mitsubishi Electric Corp | タ−ボ分子ポンプ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53137680A (en) | 1978-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910013577A (ko) | 반도체 장치의 제조방법 | |
| JP3363810B2 (ja) | 半導体装置とその製造方法 | |
| JPS6110994B2 (ja) | ||
| JPH0116018B2 (ja) | ||
| JP4062799B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0629313A (ja) | Ｌｏｃｏｓオフセットドレインの製造方法 | |
| JPS6050070B2 (ja) | Ｍｏｓ形半導体装置の製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JPH05275693A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6126234B2 (ja) | ||
| JP2830267B2 (ja) | 半導体装置の製造方法 | |
| JP3132880B2 (ja) | 半導体装置の製造方法 | |
| JPH06252173A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPH0212012B2 (ja) | ||
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH07263673A (ja) | 半導体装置及びその製造方法 | |
| JPS6126223B2 (ja) | ||
| JPS60244044A (ja) | 半導体装置及びその製造方法 | |
| JPS6358872A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH06151579A (ja) | 半導体装置及びその製造方法 | |
| JPH0429233B2 (ja) | ||
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 |