JPH02125342A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02125342A JPH02125342A JP63279135A JP27913588A JPH02125342A JP H02125342 A JPH02125342 A JP H02125342A JP 63279135 A JP63279135 A JP 63279135A JP 27913588 A JP27913588 A JP 27913588A JP H02125342 A JPH02125342 A JP H02125342A
- Authority
- JP
- Japan
- Prior art keywords
- address
- clock
- information processing
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1丘欠1
本発明は情報処理装置に関し、特に情報処理装置のデバ
ッグを容易に行うための装置に関する。
ッグを容易に行うための装置に関する。
良米韮韮
一般に、情報処理装置などで不正な処理が行われた時不
正な動作が起きたと思われる時点で情報処理装置を停止
させ、その状態の解析を行うと効率よくデバッグを行う
ことができる。従来、この種の停止法としては、マイク
ロ命令を用いている装置においては、不正な動作が起き
たと思われるマイクロ命令のアドレスを外部から与え、
このアドレスと情報処理装置が現在処理しているマイク
ロ命令のアドレスとを比較し、両者が一致した場合に情
報処理装置の動作を停止させるという方法がある。
正な動作が起きたと思われる時点で情報処理装置を停止
させ、その状態の解析を行うと効率よくデバッグを行う
ことができる。従来、この種の停止法としては、マイク
ロ命令を用いている装置においては、不正な動作が起き
たと思われるマイクロ命令のアドレスを外部から与え、
このアドレスと情報処理装置が現在処理しているマイク
ロ命令のアドレスとを比較し、両者が一致した場合に情
報処理装置の動作を停止させるという方法がある。
また、不正が起きたと思われる命令の次の命令を情報処
理装置の停止を行う命令にメモリ上で書換えて、停止さ
せるという方法もある。
理装置の停止を行う命令にメモリ上で書換えて、停止さ
せるという方法もある。
しかし、上述した2つの方法のうち、マイクロ命令のア
ドレスの一致に応答して情報処理装置を停止させる方法
では、マイクロ命令により動作している情報処理装置で
しか停止させることかできないという欠点があった。ま
た、同じマイクロ命令のアドレスを複数回用いてる場合
には最初にマイクロ命令のアドレスが一致した時点で停
止してしまうため、2回目以降のマイクロ命令のアドレ
スの一致では停止させることができないという欠点があ
った。
ドレスの一致に応答して情報処理装置を停止させる方法
では、マイクロ命令により動作している情報処理装置で
しか停止させることかできないという欠点があった。ま
た、同じマイクロ命令のアドレスを複数回用いてる場合
には最初にマイクロ命令のアドレスが一致した時点で停
止してしまうため、2回目以降のマイクロ命令のアドレ
スの一致では停止させることができないという欠点があ
った。
一方、不正が起きたと思われる次の命令を書換えて停止
させる方法では、不正が起きた時点で正確に情報処理装
置を停止させることができないという欠点があった。
させる方法では、不正が起きた時点で正確に情報処理装
置を停止させることができないという欠点があった。
したがって、従来の情報処理装置ではデバッグの効率が
悪いという欠点があったことである。
悪いという欠点があったことである。
i肌ゑ1碧
本発明の目的は、効率よくデバッグを行うことができる
情報処理装置を提供することである。
情報処理装置を提供することである。
1皿座里羞
本発明の情報処理装置は、実行中の命令語のアドレスが
予め定められた値を示したとき計時開始指令を送出する
計時開始指令送出手段と、前記計時開始指令に応答して
以後、計時動作を行う計時手段と、前記計時手段の計時
値が所定値を示したとき前記命令語の実行を停止させる
停止指令を送出する停止指令送出手段とを有することを
特徴とする。
予め定められた値を示したとき計時開始指令を送出する
計時開始指令送出手段と、前記計時開始指令に応答して
以後、計時動作を行う計時手段と、前記計時手段の計時
値が所定値を示したとき前記命令語の実行を停止させる
停止指令を送出する停止指令送出手段とを有することを
特徴とする。
K旌1
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明による情報処理装置の一実施例の構成を
示すブロック図である9図において、本発明の一実施例
による情報処理装置は命令語アドレスレジスタ1及び2
と、比較回路3及び6と、クロック計数カウンタ4と、
クロック数レジスタ5とを含んで構成されている。
示すブロック図である9図において、本発明の一実施例
による情報処理装置は命令語アドレスレジスタ1及び2
と、比較回路3及び6と、クロック計数カウンタ4と、
クロック数レジスタ5とを含んで構成されている。
命令語アドレスレジスタ1は現在処理中の命令語のアド
レスを保持するものである。命令語アドレスレジスタ2
は予め外部から与えられた命令語のアドレスが保持する
ものである。
レスを保持するものである。命令語アドレスレジスタ2
は予め外部から与えられた命令語のアドレスが保持する
ものである。
比較回路3は、命令語アドレスレジスタ1の出力10と
命令語アドレスレジスタ2の出力20とを比較し、両者
が一致したときアドレス一致信号30を送出するもので
ある。
命令語アドレスレジスタ2の出力20とを比較し、両者
が一致したときアドレス一致信号30を送出するもので
ある。
クロック計数カウンタ4は比較回路3のアドレス一致信
号30が送出されたときカウントアツプを開始するもの
である。この場合、クロック計数カウンタ4は情報処理
装置の動作用クロックパルスの立上りまたは立下りのタ
イミングで+1ずつカウントアツプを行うのである。
号30が送出されたときカウントアツプを開始するもの
である。この場合、クロック計数カウンタ4は情報処理
装置の動作用クロックパルスの立上りまたは立下りのタ
イミングで+1ずつカウントアツプを行うのである。
クロック数レジスタ5は予め外部からクロック数が設定
されるものであり、アドレス一致信号30が送出された
時点から停止させるまでに動作させたいクロック数を保
持するものである。
されるものであり、アドレス一致信号30が送出された
時点から停止させるまでに動作させたいクロック数を保
持するものである。
比較回路6はクロック計数カウンタ4の計数出力40と
クロック数レジスタ5の出力50とを比較し、両者が一
致したとき処理停止信号60を送出するものである。
クロック数レジスタ5の出力50とを比較し、両者が一
致したとき処理停止信号60を送出するものである。
かかる構成において、まず始めに停止させたい命令語の
アドレス及び停止させるまでに動作させたいクロック数
を外部から命令語アドレスレジスタ2及びクロック数レ
ジスタ5に夫々保持させる。
アドレス及び停止させるまでに動作させたいクロック数
を外部から命令語アドレスレジスタ2及びクロック数レ
ジスタ5に夫々保持させる。
そして、情報処理装置の命令の処理が行われると命令語
のアドレスが命令語アドレスレジスタ1に次々に保持さ
れる。このとき、命令語アドレスレジスタ1の出力10
と命令語アドレスレジスタ2の出力20とは比較回路3
において比較される。
のアドレスが命令語アドレスレジスタ1に次々に保持さ
れる。このとき、命令語アドレスレジスタ1の出力10
と命令語アドレスレジスタ2の出力20とは比較回路3
において比較される。
処理の最中に出力10と出力20とが一致すれば比較回
路3からアドレス一致信号30が送出されることになる
。すると、クロック計数カウンタ4はその時点から動作
用クロックパルスの立上りまたは立下りのタイミングで
+1ずつカウントアツプを行う。
路3からアドレス一致信号30が送出されることになる
。すると、クロック計数カウンタ4はその時点から動作
用クロックパルスの立上りまたは立下りのタイミングで
+1ずつカウントアツプを行う。
クロック計数カウンタ4がカウントアツプを行い、その
計数出力40とクロック数レジスタ5の出力50とが一
致すれば比較回Ij@6から処理停止信号60が送出さ
れる。これにより、情報処理装置の命令の処理が停止す
る。そして、その状態の解析を行えば効率よくデバッグ
を行うことができるのである。つまり、命令語アドレス
レジスタ2及びクロック数レジスタ5へ保持させる内容
を書換えれば、所望の状態で情報処理装置を停止させる
ことができるのである。
計数出力40とクロック数レジスタ5の出力50とが一
致すれば比較回Ij@6から処理停止信号60が送出さ
れる。これにより、情報処理装置の命令の処理が停止す
る。そして、その状態の解析を行えば効率よくデバッグ
を行うことができるのである。つまり、命令語アドレス
レジスタ2及びクロック数レジスタ5へ保持させる内容
を書換えれば、所望の状態で情報処理装置を停止させる
ことができるのである。
なお、本実施例においては動作用クロックパルスによっ
てクロック計数カウンタ4のカウントアツプを行ってい
るが、代りに時間の経過に応じてカウントアツプさせて
もよいことは明らかである。
てクロック計数カウンタ4のカウントアツプを行ってい
るが、代りに時間の経過に応じてカウントアツプさせて
もよいことは明らかである。
九五立ヱ】
以上説明したように本発明は、予め与えられたアドレス
の命令の動作が予め与えられたクロック数だけ行われた
時点で命令の処理を停止させることにより、情報処理装
置のデバッグの効率を向上させることができるという効
果がある。
の命令の動作が予め与えられたクロック数だけ行われた
時点で命令の処理を停止させることにより、情報処理装
置のデバッグの効率を向上させることができるという効
果がある。
第1図は本発明の実施例による情報処理装置の構成を示
すブロック図である。 主要部分の符号の説明 1.2・・・・・・命令語アドレスレジスタ3.6・・
・・・・比較回路 4・・・・・・クロック計数カウンタ 5・・・・・・クロック数レジスタ
すブロック図である。 主要部分の符号の説明 1.2・・・・・・命令語アドレスレジスタ3.6・・
・・・・比較回路 4・・・・・・クロック計数カウンタ 5・・・・・・クロック数レジスタ
Claims (1)
- (1)実行中の命令語のアドレスが予め定められた値を
示したとき計時開始指令を送出する計時開始指令送出手
段と、前記計時開始指令に応答して以後、計時動作を行
う計時手段と、前記計時手段の計時値が所定値を示した
とき前記命令語の実行を停止させる停止指令を送出する
停止指令送出手段とを有することを特徴とする情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279135A JPH02125342A (ja) | 1988-11-04 | 1988-11-04 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279135A JPH02125342A (ja) | 1988-11-04 | 1988-11-04 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125342A true JPH02125342A (ja) | 1990-05-14 |
Family
ID=17606920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279135A Pending JPH02125342A (ja) | 1988-11-04 | 1988-11-04 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125342A (ja) |
-
1988
- 1988-11-04 JP JP63279135A patent/JPH02125342A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082721B2 (ja) | タイマ装置 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| SU1660007A1 (ru) | Устройство для контроля переходов | |
| JPH04106637A (ja) | ストール検出回路 | |
| SU1278858A1 (ru) | Устройство дл запоминани состо ний процессора | |
| JPH0343842A (ja) | トレーサメモリ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| JPS63197247A (ja) | マイクロプログラム制御装置 | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPS63113743A (ja) | 計算機ハ−ドウエアデバツギング方式 | |
| JPH01243141A (ja) | 情報処理装置 | |
| JPH0258135A (ja) | 情報処理装置 | |
| JPS60198646A (ja) | コントロ−ル・ストレ−ジのエラ−発生方式 | |
| JPH0449433A (ja) | ファームウェアのデバッグ機構 | |
| JPH0322146A (ja) | マイクロプログラム制御装置 | |
| JPS58195961A (ja) | マイクロプログラム制御方式 | |
| JPS63229532A (ja) | デバツグ回路 | |
| JPH03157739A (ja) | Epuの性能測定方式 | |
| JPH0223435A (ja) | マイクロコンピュータ | |
| JPH01305450A (ja) | データ読出回路 | |
| JPS61286936A (ja) | ステップ動作制御方式 | |
| JPH038005A (ja) | タイマ制御方式 | |
| JPS63197245A (ja) | マイクロプログラム制御装置 |