JPH0212686A - メモリボード識別方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 計算機などのメモリボード単位にメモリボードが可能な
システムにおける実装されたメモリボードの識別方式に
関し メモリボードの実装／未実装と種類とを識別するために
必要なインタフェースの信号線数を削減することを目的
とし 本体ｇＷと、実装されたメモリボードとの間に本体装置
側でプルアップされたメモリボード識別信号線を上記コ
ツフタを介して設け、各メモリボードには０本体装置か
ら供給されるＲＡＳ信号を上記メモリボード識別信号線
に結合するか、あるいはＲＡＳ信号を結合する代りにメ
モリボード識別信号線を接地することによりその種類を
示す情報を設定し 本体装置は、ダイナミックメモリのリフレッシュ時に上
記コネクタにＲＡ　Ｓ　（ｆｉ号を送出すると同時にメ
モリボード識別信号線上の信号を読み取りその信号状態
により、メモリボードの実装の有無と実装されているメ
モリボードの種類を識別する構成をもつ。

〔産業上の利用分野〕

本発明は、計算機などのメモリボード単位にメモリ増設
が可能なシステムにおける実装されたメモリボードの識
別方式に関する。

増設可能なメモリボードに１メモリ容量やアクセス方法
などが異なる複数の種類がある場合、システムでは、メ
モリボードの実装の有無と、実装されている場合その種
類とを識別し、対応するアクセス制御を行う必要がある
。

本発明は５メモリボードの実装の有無とメモリボードの
種類の識別とを少ないインタフェース４８号線で可能に
する。

〔従来の技術〕

第４図は、メモリボードを識別する従来方式の説明図で
ある。

第４図において、２４は計算機等の本体装置に設けられ
ているメモリ制御回路である。２５ないし２６はメモリ
増設のためのバスに接続されているメモリボード挿着用
のコネクタである。２８゜３０．３２はメモリボードの
種類（以後タイプという）を識別するための信号線であ
る。２９３１．３３はメモリボードの実装の有無を識別
するための信号線である。３４ないし３９は、信号線２
８ないし３３をそれぞれＨレベル（論理“１“レベル）
にプルアップするプルアップ抵抗である。４０．４１は
コネクタ２５．２６にそれぞれ挿着されて実装されたタ
イプ１とタイプ２のメモリボードである。

またＭｉＤ、、ＭｉＤ＋　、ＭｉＤｚ　　＜代表してＭ
ｉＤ、で表わす）は、それぞれ信号ｖＡ２８゜３０．３
２上のメモリボードタイプ識別信号であり、５ＲＰＬＹ
ａ　、５ＲＰＬ’／＋　、５ＲＰＬＹｔ（代表して５Ｒ
ＦＬＹ、で表わす）はそれぞれ信号線２９，３１．３３
上の実装識別信号である。

ＭｉＤ、信号のＨ，Ｌレベルとタイプとの対応は、予め
次のように定められている。

また５ＲＦＬＹ、信号のＨ，Ｌレベルと実装状態との対
応は、予め次のように定められている。

各信号線２８ないし３３には、それぞれプルアップ抵抗
３４ないし３９によってｖＣｃの夏ルベルが与えられて
いる。

しかし１メモリボード内でこれらの信号！ｌｌＩ２８な
いし３３のいずれかを接地した場合、その信号線はＬレ
ベルに低下する。

実装されるメモリボードは、これを利用してそれぞれの
タイプにしたがって、ＭｉＤｍおよびＳ　ＲＰ　Ｌ　Ｙ
、の各信号を対応するレベルに設定し。

本体装置のメモリ制御回路２４に、メモリボードの実装
の有無とタイプとを識別可能にする。

たとえば図示されているコネクタ２５のメモリボード４
０の場合、信号ｖＡ２Ｂ、２９がともに接地（ＧＮＤ）
されており、このためＭｉＤ、−Ｌ。

５ＲＰＬＹＯ−Ｌとなって、タイプ１のメモリボードが
実装されている′ことを表示する。

またコネクタ２６のメモリボード４１の場合には２信号
線３０を開放（ＯＰＥＮ）、信号線３１を接地（ＧＮＤ
）されており、このためＭ　ｉ　Ｄ　１＝Ｈ，５ＲＰＬ
Ｙ＋−Ｌとなって、タイプ２のメモリボードが実装され
ていることを表示する。

そしてコネクタ２７では、信号線３２．３３がともに開
放されているため１Ｍ１Ｄｔ　＝Ｈ，５ＲＰＬＹ、−Ｈ
となって、メモリボードが未実装であることを表示する
。

このようにして、メモリボードにタイプ１，２０２種類
のタイプがあり、このため実装されるメモリボードのタ
イプと実装／未実装とを識別する必要があるシステムで
は専用の２本の信号線について信号状態の検出が行われ
、その結果にしたがって、メモリ制御が実行される。

なお、メモリボードのタイプが３以上ある場合には、各
コネクタごとにタイプ識別用の信号線の本数を増やす必
要がある。

〔発明が解決しようとする課題〕

従来のメモリボード識別方式では、メモリボード増設用
のコネクタごとに、メモリボードの種類と実装／未実装
とを識別するために１本体装置とメモリボードとの間の
インタフェース中に別々の専用信号線を設ける必要があ
った。

本発明は、メモリボードの実装／未実装と種類とを識別
するために必要なインタフェースの信号線数を削減する
ことを目的とする。

〔課題を解決するための手段〕

本発明は、ダイナミックメモリ素子を搭載したメモリボ
ードを使用するシステムにおいて１本体装置からりフレ
ッシュ時にメモリボードに送出されるＲＡＳ信号を利用
して、メモリボードの実装／未実装とメモリボードの種
類とを同時に識別できる信号をメモリボード内で作成し
１本体装置に読み取り可能にするものである。これによ
、す、メモリボードの実装／未実装と種類それぞれを識
別するため別々の専用信号線は不要となり、メモリボー
ドに２種類しかないもっとも簡単な場合には各コネクタ
ごとに１本のメモリボード識別信号線を設けるだけでメ
モリボードの識別が可能となる。

第１図は９本発明の原理図である。

第１図において。

１は、計算機等の本体装置であり、メモリのアクセス制
御およびリフレッシュ制御を行うとともに、増設メモリ
についてのメモリボードの実装／未実装とその種類とを
識別する機能をもつ。

２ないし４は、メモリボードを挿着するためのコネクタ
であり１本体装置１の増設メモリバス（図示省略）とメ
モリボードとの間で信号線を接続する。

５．７．９は、ＲＡＳ信号線であり、コネクタ２．３．
４を介してメモリボードに対して、アクセス時およびリ
フレッシュ時にそれぞれＲＡＳ信号ＲＡＳｏ　、ＲＡＳ
Ｉ　、ＲＡＳｚを供給する。なお、その他のメモリ制御
信号については９本発明に直接関係しないので図示を省
略しである。

６．８．１０は、メモリボード識別信号線であり、コネ
クタ２，３．４を介してメモリボードからのメモリボー
ド識別信号を転送する。

１１．１２．１３は、それぞれメモリボード識別信号１
６．８．１０をＨレベルにプルアップするプルアップ １４、１５は．それぞれコネクタ２，３に挿着されたメ
モリボードであり．図示の例ではメモリボード１４の種
類がタイプ１，メモリボード１５の種類がタイプ２とさ
れる。

１６は，メモリボード識別信号線６に対する接地（ＧＮ
Ｄ）接続であり、タイプ１のメモリボードにおけるメモ
リボード識別信号を規定する。

１７は．ＲＡＳ（言分ｉ７とメモリボード識別）言分！
１！８とを結合するループ接続であり．タイプ２のメモ
リボードにおけるメモリボード識別信号を規定する。

また第１図右側の信号波形は，各信号線５ないし１０上
の信号についてのもので．（５．、７９）はＲＡｓ信号
！５，７．９に＋れぞれ供給されるＲＡＳ信号ＲＡＳ，
ｌ　（ｎ＝（１，１．２）を示し，　　（６）、（８）
、（１　０）はそれぞれメモリボード識別信号線６．８
．１０上のメモリボード識別ＲＰＬＹＯ　、ＲＰＬＹ．
、ＲＰＬＹ２を示す。

〔作用〕

第１図において１本体装置１は，コヱクタ２３、４のメ
モリボードに対して１所定のタイミングでリフレッシュ
制御を行う。たとえばＲＡＳオンリ・リフレノンユ方式
のダイナミックメモリ素子に対しては．行アドレスとＲ
ＡＳ信号の制御のみでリフレッシュが行われる。

これにより、リフレッシュ時に、各メモリボード１４，
１５はそれぞれＲＡＳ信号ＲＡＳＯＲＡＳ、を受は取る
。しかしメモリボード１４の場合には、このＲＡＳ信号
ＲＡ　Ｓ　ｏをメモリボード識別信号線６に結合せず、
信号線６を接地しているので、メモリボード識別信号Ｒ
ＰＬＹｏはＬレベルに保持される。

またメモリボード１５の場合には、ＲＡＳ信号ＲＡＳ、
がメモリボード識別信号線８に転送されるので、メモリ
ボード識別信号ＲＰＬ’／＋　は。

ＲＡ　Ｓ　＋　　と−敗する。

そしてメモリボードが実装されていないコネクタ４の場
合には、メモリボード識別信号ＲＰ　Ｌ　Ｙ　ｚはプル
アップ抵抗１３によってＨレベルに保持される。

本体装置１は、リフレッシュ時にＲＡＳ信号ＲＡＳ、の
発信直前のタイミングｔ０とＲＡＳ。

のＨレベルにおける中央のタイミング１．とて各メモリ
ボード識別信号ＲＰＬＹｏ　、ＲＰＬＹＲＰＬＹ２のレ
ベルを読み取り、そのレベルの組み合せにより５メモリ
ボードの実装／未実装と。

メモリボードの種類（タイプ）を識別する。

第１図の例では、タイミングｔ０と１．のレベルＨ／Ｌ
に応じて１次のように判定される。

〔実施例〕

第２図および第３図に示す実施例により２本発明の詳細
な説明する。

第２図は本体装置内のメモリ制御回路の実施例構成図で
あり、第３図はその信号タイミング図である。

第２図において、１８はリフレッシュ制御回路であり、
第３図（ａ）、（ｂ）に示すリフレッシュタイミング信
号ＲＦＴｉＭおよびｔａ立上げ信号ＰＲＤＹのいずれか
に応答して、第３図（Ｃ）に示すリフレッシュ制御信号
ＲＦＳＨを発生する。

１９は、メモリタイミング制御回路であり、メモリアク
セス時にＲＡＳタイミング信号ＴＲＡＳＣＡＳタイミン
グ信号ＴＣＡＳ、　　ライト・イネーブル信号ＴＷＥを
発生するが、リフレッシュ制御信号ＲＦＳＨが入力され
るとき、第３図（ｅ）に示すＲＡＳタイミング信号ＴＲ
ＡＳを発生する。

２０は、メモリＩＤ制御回路であり、電源立上げ信号Ｐ
ＲＤＹおよびリフレッシュ制御信号ＲＦＳＨが同時に入
力されたとき、メモリボードのＩＤ（種類）を識別する
タイミングを設定し、第３図（ｄ）に示すメモリＩＤセ
ット信号ＩＤ５ＥＴを出力する。

２１！、ＡＮ［）ゲートであり、ＩＤ５ＥＴとＴｎ　Ａ
　Ｓを人力としてＡ　Ｎ　Ｄ論理をとり、ＩＤ５ＥＴ期
間に生したＴＲＡＳのみを出力する。

２２．２３は、フリップフロップであり、それぞれＡＮ
Ｄゲート２１の出力信号およびその反転信号の各立上り
のタイミングにおいて、第３図（ｆ）のメモリボード識
別信号ＲＰＬＹ、の２つの値をサンプリングし、それぞ
れを保持する。

フリップフロップ２２の状態出力は、第４図の従来方式
におけるメモリボードの種類を示す信号ＭｉＤ、（Ｈレ
ベル−タイプ２．Ｌレベル＝タイプ１）となり、同様に
フリップフロップ２３の状態出力は、メモリボードの実
装／未実装を示す信号５ＲＰＹとなる。

この実施例回路では、電源投入によるシステム立上げ時
にのみメモリボード・識別が行われ、識別結果はその後
のシステム運用中使用される。

〔発明の効果〕

本発明によれば、増設されるメモリボードについて、た
とえば種類が２種類あればメモリボード識別信号は１本
だけ用意すればよくなり、従来２本必要であったのに較
べて半分にすることができる。

このため２本体装置とメモリボードとを接続するコネク
タの端子数およびケーブルの線数が少なくて済み、また
メモリボード内の配線も単純化される。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明によるメ
モリ制御回路の実施例構成図、第３図は第２図に示す実
施例回路の信号タイミング図、第４図は従来方式の説明
図である。 第１図中。 ｌ：本体装置 ２〜４：コネクタ ５．７，９：ＲＡＳ信号線 ６．８，１０：メモリボード識別信号線１１〜１３ニブ
ルアンプ抵抗 １４．１５：メモリボード 特許出願人　株式会社ピーエフニー 代理人　弁理士　長谷用　文廣（外２名）本発明の原理
状明図 第　　１　　図

Claims (1)

1. 【特許請求の範囲】 ダイナミックメモリを搭載した複数種類のメモリボード
   （１４、１５）の一つを、本体装置（１）の増設メモリ
   バスに接続された共通のコネクタ（２、３、４）に挿着
   、することにより任意に実装できるシステムにおいて、 本体装置（１）と、実装されたメモリボード（１４、１
   ５）との間に、本体装置（１）側でプルアップされたメ
   モリボード識別信号線（６、８、１０）を上記コネクタ
   （２、３、４）を介して設け、 各メモリボード（１４、１５）には、本体装置（１）か
   ら供給されるＲＡＳ信号を上記メモリボード識別信号線
   （６、８、１０）に結合するか、あるいはＲＡＳ信号を
   結合する代りにメモリボード識別信号線を接地すること
   によりその種類を示す情報を設定し、本体装置（１）は
   、ダイナミックメモリのリフレッシュ時に上記コネクタ
   （２、３、４）にＲＡＳ信号を送出すると同時にメモリ
   ボード識別信号線（６、８、１０）上の信号を読み取り
   、その信号状態により、メモリボードの実装の有無と実
   装されているメモリボードの種類を識別することを特徴
   とするメモリボード識別方式。