JPH0212858A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0212858A JPH0212858A JP63160876A JP16087688A JPH0212858A JP H0212858 A JPH0212858 A JP H0212858A JP 63160876 A JP63160876 A JP 63160876A JP 16087688 A JP16087688 A JP 16087688A JP H0212858 A JPH0212858 A JP H0212858A
- Authority
- JP
- Japan
- Prior art keywords
- divided
- shape
- block
- blocks
- separate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、ビルディングブロック方式の半導体集積回
路装置の設計方法に関する。
路装置の設計方法に関する。
（従来の技術）
スタンダードセル方式若しくはゲートアレイ方式のビル
ディングブロック方式による半導体集積回路装置を第６
図に示す。第６図の半導体集積回路装置は、ＲＡＭ、Ｒ
ＯＭ、ＰＬＡ等のマクロブロック５１．５２及びスタン
ダードセル若しくはゲートアレイで使用されるマクロセ
ルで設計されるブロック５３．５４．５５からなる。こ
のようなビルディングブロック方式の半導体集積回路装
置の設計において、ブロック内の配置、配線及びブロッ
ク間の配線を行なう前段階、すなわちフロアプランは従
来、第７図に示すフローによる方法で成されている。す
なわち、先ず、分割ネットの大きさから、ブロック形状
を決定し、該形状の決定したブロックの相対配置を行な
う。また、これに平行して、該分割ネットから、各分割
ごとに細分割ネットまたはＩＯセルと接続すべき端子の
抽出を行ない、該相対的配置終了後に、該形状の決定し
た分割ブロックの各辺に端子の相対順序を割当てる。
ディングブロック方式による半導体集積回路装置を第６
図に示す。第６図の半導体集積回路装置は、ＲＡＭ、Ｒ
ＯＭ、ＰＬＡ等のマクロブロック５１．５２及びスタン
ダードセル若しくはゲートアレイで使用されるマクロセ
ルで設計されるブロック５３．５４．５５からなる。こ
のようなビルディングブロック方式の半導体集積回路装
置の設計において、ブロック内の配置、配線及びブロッ
ク間の配線を行なう前段階、すなわちフロアプランは従
来、第７図に示すフローによる方法で成されている。す
なわち、先ず、分割ネットの大きさから、ブロック形状
を決定し、該形状の決定したブロックの相対配置を行な
う。また、これに平行して、該分割ネットから、各分割
ごとに細分割ネットまたはＩＯセルと接続すべき端子の
抽出を行ない、該相対的配置終了後に、該形状の決定し
た分割ブロックの各辺に端子の相対順序を割当てる。
従って、従来の方法では各分割ネットの大きさによって
分割ブロックの形状を決定してしまい、端子位置につい
ての考慮を行なっていない。上記方法によりブロック間
の接続関係を実現した場合、ブロック間を接続するネッ
トが多いにもかかわらず、形状決定の際に端子について
の考慮がなされていないため、ブロック相互の対する辺
の長さが以上のように、ブロック形状と端子の相対位置
とは、より小さな面積でブロック間の配線を行なう上で
、本来関係のあるものである。しかしながら従来の設計
方法においてはこの端子の相対配置がブロック形状の決
定に反映されないという問題点があった。本発明は、こ
の問題を解決し、端子の相対配置をブロック形状の決定
に反映させる半導体集積回路装置の設計方法である。
分割ブロックの形状を決定してしまい、端子位置につい
ての考慮を行なっていない。上記方法によりブロック間
の接続関係を実現した場合、ブロック間を接続するネッ
トが多いにもかかわらず、形状決定の際に端子について
の考慮がなされていないため、ブロック相互の対する辺
の長さが以上のように、ブロック形状と端子の相対位置
とは、より小さな面積でブロック間の配線を行なう上で
、本来関係のあるものである。しかしながら従来の設計
方法においてはこの端子の相対配置がブロック形状の決
定に反映されないという問題点があった。本発明は、こ
の問題を解決し、端子の相対配置をブロック形状の決定
に反映させる半導体集積回路装置の設計方法である。
本発明は、分割ブロックの形状を決定する以前に、各分
割ブロックの持つ端子を抽出し、該端子と、細分割ブロ
ックの結合度を算出し、これを各分割ブロック間の形状
の決定に反映させるものである。これにより分割ブロッ
ク間の配線面積を縮小するとともに、配線長を短くする
ことが可能となる。
割ブロックの持つ端子を抽出し、該端子と、細分割ブロ
ックの結合度を算出し、これを各分割ブロック間の形状
の決定に反映させるものである。これにより分割ブロッ
ク間の配線面積を縮小するとともに、配線長を短くする
ことが可能となる。
また、端子と分割ブロックとの結合度はベクトル表現が
可能であり、該ベクトル表現において大きいベクトル表
現式は数の多い単位ベクトルの指す分割ブロックに対す
る辺の長さを長くすることで、端子の相対配置をブロッ
ク形状の決定に反映させることができる。
可能であり、該ベクトル表現において大きいベクトル表
現式は数の多い単位ベクトルの指す分割ブロックに対す
る辺の長さを長くすることで、端子の相対配置をブロッ
ク形状の決定に反映させることができる。
この形状の決定後に各分割ブロックの相対配置の調整を
行なえば、ブロック間の配線面積はさらに縮小し、配線
長の短縮も図れる。
行なえば、ブロック間の配線面積はさらに縮小し、配線
長の短縮も図れる。
（実施例）
問題点を解決するための手段として、本発明における半
導体集積回路装置の設計フローを第１図に示す。
導体集積回路装置の設計フローを第１図に示す。
まず第一に、分割ネットと実現すべきチップ形状とから
分割ブロックの形状の概略を見積る。
分割ブロックの形状の概略を見積る。
第二に、見積られた形状、チップ形状及びマクロブロッ
クの位置をもとに、各分割ネットの（各ブロック内の配
線ネット）の相対配置を行なう。
クの位置をもとに、各分割ネットの（各ブロック内の配
線ネット）の相対配置を行なう。
該処理と平行して、各分割ネットから、他の分割ネット
及び■０セルと接続すべき端子を各分割ネットごとに抽
出する。該分割ブロックの形状見積り及び相対配置から
、抽出した各分割ネットごとの端子の相対配置を行なう
。
及び■０セルと接続すべき端子を各分割ネットごとに抽
出する。該分割ブロックの形状見積り及び相対配置から
、抽出した各分割ネットごとの端子の相対配置を行なう
。
該端子の相対配置を実現するための手段としては、第２
図に示した端子のベクトル表現が掲げられる。ブロック
形状を見積り、相対配置を行なった分割ネットの図形表
現６０において、見積った。
図に示した端子のベクトル表現が掲げられる。ブロック
形状を見積り、相対配置を行なった分割ネットの図形表
現６０において、見積った。
ブロック形状の対角線の交点を端子のベクトル表現の基
点とする。
点とする。
ベクトル表現の例として、
（１）分割ブロックの基点を始点とし、接続するブロッ
クの基点への方向をもち、単位長さの接続する端子数倍
の大きさがあるベクトルで表現する。
クの基点への方向をもち、単位長さの接続する端子数倍
の大きさがあるベクトルで表現する。
（２）１つの端子を１つの単位ベクトルで表わす。
その始点は端子が属する分割ブロックの基点で、接続す
べき分割ブロックの基点への方向をもっている。
べき分割ブロックの基点への方向をもっている。
各分割ブロックには端子数と同数のベクトルをもつ。
がある。この様な端子の相対位置の表現を使って、分割
ブロックの形状を決定する。上記（１）の表現では、大
きさの大きいベクトルが指す分割ブロックと対する辺の
長さを長く、上記（２）の表現では、単位ベクトルの数
が多いベクトルが指す分割ブロックと対する辺の長さを
長くすることで端子の相対位置が分割ブロックの形状に
反映される。
ブロックの形状を決定する。上記（１）の表現では、大
きさの大きいベクトルが指す分割ブロックと対する辺の
長さを長く、上記（２）の表現では、単位ベクトルの数
が多いベクトルが指す分割ブロックと対する辺の長さを
長くすることで端子の相対位置が分割ブロックの形状に
反映される。
次に、分割ブロックの相対配置の見直しを行ない、分割
ネットを使って行なわれた相対配置の調整をし、各分割
ブロックの相対位置の最終決定を行なう。この処理によ
り、各分割ブロックを最適な位置に配置でき、各分割ブ
ロック間の配線を実現しているチャネルを混雑をさらに
緩和することが可能となる。この結果、配線長が短縮さ
れると共に、チップ面積の縮小が図れる。
ネットを使って行なわれた相対配置の調整をし、各分割
ブロックの相対位置の最終決定を行なう。この処理によ
り、各分割ブロックを最適な位置に配置でき、各分割ブ
ロック間の配線を実現しているチャネルを混雑をさらに
緩和することが可能となる。この結果、配線長が短縮さ
れると共に、チップ面積の縮小が図れる。
第３図は、分割ネットにそってブロック形状の見積りを
行なった後分割ネットの相対配置をしたネットを示して
いる。このネットについて、端子の数をベクトルの長さ
で表わす方法を第２図を参照して説明する。第２図にお
いて、分割ブロック６１と分割ブロック６３は接続され
るべき端子数が多い。また、分割ブロック６２と６３も
接続されるべき端子数が多い。これをもとに各ブロック
の形状は、辺６３１，６２４を長くする様に決定される
。これを表わしたのが第４図である。将来の比較例第５
図ではチャネル４５が混みあっていたのに対し、本実施
例である第４図のチャネル３５ではこれが改善されてい
る。また、この形状。
行なった後分割ネットの相対配置をしたネットを示して
いる。このネットについて、端子の数をベクトルの長さ
で表わす方法を第２図を参照して説明する。第２図にお
いて、分割ブロック６１と分割ブロック６３は接続され
るべき端子数が多い。また、分割ブロック６２と６３も
接続されるべき端子数が多い。これをもとに各ブロック
の形状は、辺６３１，６２４を長くする様に決定される
。これを表わしたのが第４図である。将来の比較例第５
図ではチャネル４５が混みあっていたのに対し、本実施
例である第４図のチャネル３５ではこれが改善されてい
る。また、この形状。
の決定により、ブロック４を下方へ移動し、相対位置の
調整を行このようにして、ブロックの相対的配置、形状
及び端子位置の決定し、その後、これに基づき、各ブロ
ックを配置製造、配線を行ない、半導体集積回路装置を
製造する。
調整を行このようにして、ブロックの相対的配置、形状
及び端子位置の決定し、その後、これに基づき、各ブロ
ックを配置製造、配線を行ない、半導体集積回路装置を
製造する。
［発明の効果］
本発明によるビルディングブロック方式の半導体集積回
路装置の設計においては、 （１）分割ネットの相対配置処理及び各分割ネットが有
する端子の相対配置処理を、分割ネットが実現されるべ
き領域の形状を決定する以前に行なう、 （２） （１）における各分割ネットが有する端子の
相対配置がブロックの形状を確定する以前に表現できる
、 （３）分割ブロックの相対配置を分割ブロックの形状決
定後に調整する。
路装置の設計においては、 （１）分割ネットの相対配置処理及び各分割ネットが有
する端子の相対配置処理を、分割ネットが実現されるべ
き領域の形状を決定する以前に行なう、 （２） （１）における各分割ネットが有する端子の
相対配置がブロックの形状を確定する以前に表現できる
、 （３）分割ブロックの相対配置を分割ブロックの形状決
定後に調整する。
ことによって、各分割ブロック間を配線するチャネル領
域の混雑を緩和すると共に、チップ全体の面積を縮小す
ることができる。
域の混雑を緩和すると共に、チップ全体の面積を縮小す
ることができる。
第１図は本発明を実現する処理フロー図、第２図は、各
分割ネットがをする端子の相対位置をブロック形状を確
定する以前に決定することを示す図、第３図は、分割ネ
ットの結合度をあられす図、第４図は本発明を適用した
半導体集積回路装置図、第５図は従来技術を用いた比較
例を示す図、第６図はビルディングブロック方式の例を
示す図、第７図は従来の設計方式を表わした処理フロー
図である。
分割ネットがをする端子の相対位置をブロック形状を確
定する以前に決定することを示す図、第３図は、分割ネ
ットの結合度をあられす図、第４図は本発明を適用した
半導体集積回路装置図、第５図は従来技術を用いた比較
例を示す図、第６図はビルディングブロック方式の例を
示す図、第７図は従来の設計方式を表わした処理フロー
図である。
Claims (1)
- （１）チップ上の配線のネットを複数に分割し、この分
割した各分割ネットを１つの分割ブロックとして、各分
割ブロックごとに配置・内部配線設計を行ない、且つ前
記分割ブロック間の配線設計を行なう半導体集積回路装
置の製造方法において、ａ前記分割ブロックの形状及び
相対的配置を仮定する処理と、 ｂ前記分割ネットごとに有する他の分割ネットと接続さ
れるべきネット端子の相対的配置を、他の前記分割ブロ
ックとの結合度に応じた、前記ネット端子が属する前記
分割ブロックの形状の中心を始点とするベクトル表現で
表わす処理と、ｃ前記ネット端子のベクトル表現に応じ
て、前記分割ブロックの形状、相対的配置を決定する処
理、 とからなることを特徴とする半導体集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160876A JPH0212858A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160876A JPH0212858A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212858A true JPH0212858A (ja) | 1990-01-17 |
Family
ID=15724282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160876A Pending JPH0212858A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452870A (ja) * | 1990-06-15 | 1992-02-20 | Toshiba Corp | 電気品ユニット設計システム |
| JPH0850608A (ja) * | 1994-08-05 | 1996-02-20 | Nec Corp | 配線経路表示方法 |
-
1988
- 1988-06-30 JP JP63160876A patent/JPH0212858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452870A (ja) * | 1990-06-15 | 1992-02-20 | Toshiba Corp | 電気品ユニット設計システム |
| JPH0850608A (ja) * | 1994-08-05 | 1996-02-20 | Nec Corp | 配線経路表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| JPH0212858A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001244342A (ja) | 集積回路のレイアウト方法、集積回路及びマクロセル | |
| TW200403730A (en) | A surface geometry for a MOS-gated device that allows the manufacture of dice having different sizes and method for using same | |
| US4875139A (en) | Building block LSI | |
| US6523160B2 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JPS63108746A (ja) | プログラマブルロジツクアレイ | |
| JP2734180B2 (ja) | 集積回路の設計方法 | |
| US5917206A (en) | Gate array system in which functional blocks are connected by fixed wiring | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JPS63273332A (ja) | 半導体集積回路装置の製造方法 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPH0329341A (ja) | 半導体集積回路のレイアウト方法 | |
| JPS61214543A (ja) | ゲ−トアレイ | |
| JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| US20060070016A1 (en) | Data processing in digital systems | |
| JPH0212918A (ja) | 半導体集積回路の配線方法 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPH05183054A (ja) | 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法 | |
| JPH05347354A (ja) | スタンダードセル型半導体集積回路の製造方法 | |
| JPH02264477A (ja) | 半導体集積回路装置 | |
| JPH0475665B2 (ja) | ||
| JPH0461275A (ja) | 半導体集積回路装置 | |
| JPH03123055A (ja) | 自動配線方法 | |
| JPH03222459A (ja) | 配線処理方法 |