JPH02130842A - 半導体パッケージの製造方法と半導体パッケージ - Google Patents

半導体パッケージの製造方法と半導体パッケージ

Info

Publication number
JPH02130842A
JPH02130842A JP63284674A JP28467488A JPH02130842A JP H02130842 A JPH02130842 A JP H02130842A JP 63284674 A JP63284674 A JP 63284674A JP 28467488 A JP28467488 A JP 28467488A JP H02130842 A JPH02130842 A JP H02130842A
Authority
JP
Japan
Prior art keywords
package
chip
frame
epoxy resin
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63284674A
Other languages
English (en)
Inventor
Satoru Matsutone
松舎　悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63284674A priority Critical patent/JPH02130842A/ja
Publication of JPH02130842A publication Critical patent/JPH02130842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、半導体の組立工程におけるパッケージの製造
方法に関する。
〔発明の概要〕
本発明は、半導体の組立工程におけるパッケージの製造
方法において、チップとフレーム部を柔軟な物質で包囲
した後エポキシ系樹脂で封止することにより、パッケー
ジの熱ストレス時に発生するパッケージクラックを防止
したものである。
［従来の技術１ 従来の半導体パッケージの製造方法は、第２図に示すよ
うに、チップとフレーム部を直接エポキシ系樹脂で封止
するものが知られていた。
【発明が解決しようとする課題］ しかし、従来のパッケージの製造方法ではチップとフレ
ーム部の鋭い先端とエポキシ系樹脂が接触していたため
、パッケージに熱ストレスが加わると、チップとフレー
ム部とエポキシ系樹脂の熱膨張係数の違いから先端部に
隙間が生じる。その隙間がパッケージの内部クラックに
つながり、パッケージ外周に向かう方向性を持ち、最終
的にパッケージクラックにつながるという問題点を有し
ていた。
そこで、本発明は従来のこのような問題点を解決するた
め、パッケージに熱ストレスが加わってもパッケージク
ラックが発生しないことを目的としている。
［ｔｉｌｌを解決するための手段］ 上記問題点を解決するために、本発明の半導体パッケー
ジの製造方法は、半導体の組立工程においてチップとフ
レーム部を柔軟な物質で包囲し、その後エポキシ系樹脂
で封止することを特徴とする。
［実　施　例］ 以下に本発明の実施例を図面にもとづいて説明する。半
導体の組立工程において、第１図におけるチップとフレ
ーム部１をシリコンラバーのような柔軟な物質２で包囲
し、その後通常のエポキシ系樹脂３で封止する。
第２図における従来のパッケージの製造方法であれば、
チップとフレーム部ｌとエポキシ系樹脂３が接触してい
たため、パッケージに熱ストレスが加わった時、熱膨張
係数と材質の硬度の問題より、接触部からパッケージ外
周に向かってパッケージクラック５が発生してしまう。
この問題点の解決が第１図における柔軟な物質２であり
、チップとフレーム部ｌと密着して包囲しているため隙
間が生じることなく、チップとフレーム部ｌよりパッケ
ージクラックが発生するこ。
とばない。また、パッケージ内部に隙間が生じる場所も
柔軟な物質とエポキシ系樹脂の境界４であり、楕円形（
角度がない形状）であることより、パッケージ外周に向
かう方向性がない。
以上のような実施例において、パッケージに熱ストレス
が加わってもパッケージクラックの発生は防止される。
【発明の効果］ 本発明は１以上説明したように、半導体の組立工程にお
いてチップとフレーム部を柔軟な物質で包囲し、その後
エポキシ系樹脂で封止する構造によって、パッケージに
加わる熱ストレス時のパッケージクラックを防止する効
果がある。
【図面の簡単な説明】
第１図は本発明にかかるパッケージの構造の断面図であ
り、第２図は従来のパッケージの構造の断面図である。 チップとフレーム部 柔軟な物質（シリコンラバー） エポキシ系樹脂 柔軟な物質とエポキシ系樹脂の境界 パッケージクラック 以上 出願人　セイコーエプソン株式会社

Claims (2)

    【特許請求の範囲】
  1. （１）半導体の組立工程において、チップとフレーム部
    を柔軟な物質で包囲し、その後エポキシ系樹脂で封止す
    ることを特徴とする半導体パッケージの製造方法。
  2. （２）請求項１記載の製造方法により製造した半導体パ
    ッケージ。
JP63284674A 1988-11-10 1988-11-10 半導体パッケージの製造方法と半導体パッケージ Pending JPH02130842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63284674A JPH02130842A (ja) 1988-11-10 1988-11-10 半導体パッケージの製造方法と半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63284674A JPH02130842A (ja) 1988-11-10 1988-11-10 半導体パッケージの製造方法と半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH02130842A true JPH02130842A (ja) 1990-05-18

Family

ID=17681512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63284674A Pending JPH02130842A (ja) 1988-11-10 1988-11-10 半導体パッケージの製造方法と半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH02130842A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326481A (zh) * 2020-03-18 2020-06-23 珠海格力电器股份有限公司 一种封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326481A (zh) * 2020-03-18 2020-06-23 珠海格力电器股份有限公司 一种封装结构

Similar Documents

Publication Publication Date Title
JPS598358Y2 (ja) 半導体素子パツケ−ジ
JPS6211499B2 (ja)
JP2833655B2 (ja) 半導体装置の製造方法
JP3056159B2 (ja) 半導体パッケージの気密封止方法及びそれを適用した抵抗溶接装置
JPH02130864A (ja) リードフレームのダイパッド構造
JPH01194446A (ja) 半導体チップの樹脂封止用セラミック基板
JPS62147752A (ja) 半導体装置
JPS6197842A (ja) 半導体装置
JPH02114552A (ja) 半導体装置
JP2522165B2 (ja) 半導体装置
JPH0425154A (ja) Ｉｃチップ
JPH0318046A (ja) 半導体装置
JPH02129953A (ja) 半導体材料
JPS60223142A (ja) 半導体装置
JPS63236353A (ja) 半導体装置
JPS60241242A (ja) リ−ドフレ−ム
JPH05190750A (ja) 半導体装置
JPH05326695A (ja) 半導体装置
JPH04334033A (ja) コーティング方法
JPH0498861A (ja) 樹脂封止型半導体装置
JPS59227145A (ja) 半導体装置
JPH05315477A (ja) 電子部品の封止成形方法
JPS58110058A (ja) ガラス封止半導体装置
JPS60194546A (ja) 半導体装置
JPH04162753A (ja) 半導体装置