JPS6197842A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6197842A
JPS6197842A JP59219002A JP21900284A JPS6197842A JP S6197842 A JPS6197842 A JP S6197842A JP 59219002 A JP59219002 A JP 59219002A JP 21900284 A JP21900284 A JP 21900284A JP S6197842 A JPS6197842 A JP S6197842A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
substrate
chip
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59219002A
Other languages
English (en)
Inventor
Mitsuoki Fujita
藤田　光興
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59219002A priority Critical patent/JPS6197842A/ja
Publication of JPS6197842A publication Critical patent/JPS6197842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の構造に関する。
〔従来の技術〕
半導体装置にに、構造上の分類から、プラスチック封止
＆トセラミック型とがある。谷型の構造を第２図に例示
しである。
グラスチック封止型は第２図（幻に示すように半導体素
子１を鉄・ニッケル合金の基板２上にマウント材３で溶
接する。リード４と半導体素子１とをボンディングワイ
ヤで接続してからプラスチック樹脂５で封止する。セラ
ミック型は第２図（ｂ）に示すようにセラミックの基板
７に同様に半導体素子１を溶接後、ボンディングワイヤ
でリード１０と接続する。この型では、セラミックの基
板７は容器の一部をなし金属キャップ８と圧着して封じ
てｂる。９は圧着部である。
上記構造で、半導体素子１は鉄・ニッケルの基板２ある
いはセラミックの基板７と溶接している。半導体素子１
の材質はシリコンであり、上記基板２．７と熱膨張係数
の差異があるため、熱ストレスが加わった場合、基板２
，７の接触面から半導体素子１０表面へ向ってクラック
が発生し故障となることが多かった。
〔発明が解決しようとする問題点〕
本発明の目的は、上記の欠点を除去し、熱ストレスに起
因する半導体素子のクラック事故を防ぐ淘造全有する半
導体装置を提供することにある。
Ｃ問題点を解決するための手段〕 本発明においては、半導体素子を搭載する基板と前記半
導体素子との間に、前記半導体素子と同一材質で結晶方
位を異にする半導体片を配設し、互いに接着して一体構
造にすることによって上記問題を解決している。
〔作　用〕
本発明においては、半導体素子と半導体片とは同一材質
であるから熱膨張係数が同一であるノテ、熱ショックに
よシ半導体素子にクラックが生ずることがない。半導体
片と基板とは熱膨張係数が異なるので、熱ショックによ
り半導体片にクラックが生ずることがある。しかし、半
導体片と半導体素子とは結晶方位を異にするから、仮に
半導体片にクラックが生じても半導体素子にまでクラッ
クが進行することがない。
〔実　施　例〕
第１図を参照して本発明の実施例につき説明する。第１
図（−）はプラスチック封止型、同図（ｂ）はセラミッ
ク型に本発明を適用した実施例の断面図である、第１図
（、）においては、鉄・ニッケル合金゛の基板２の上に
シリコン半導体片６、その上に半導体素子１を配置し、
相互の間をマウント材３で溶着して一体としている。第
１図（ｂ）では、セラミック基板Ｚ上にシリコン半導体
片６、その上に半導体素子１を配置し、マウント材３で
溶着している。
半導体片６は、半導体素子１がシリコンならば、同じく
シリコンとし、結晶方位を異にしている。また半導体片
６は半導体素子１と略々、同じ形状の断面をもつように
すれば、半導体素子１と半導体片６との接触部に熱ショ
ックによるクラックが生ずることは形状の面からいって
も、さらに完全に防ぐことができる。
〔発明の効果〕
以上、詳しく説明したように、半導体素子と　　　゛）
基板との間に同一材質で結晶方位の異なる半導体片全介
在させることにより、半導体素子のクラックを防止する
ことができる。
本発明は半導体素子としてシリコンに限らず、金属間化
合物半導体のデバイスなどにも適用できることはいうま
でもない。
【図面の簡単な説明】
第１図は本発明の実施例の断面図、第２図は従来例の断
面図である。 １・・・半導体素子、 ２・・・（鉄・ニッケル合金）基板、 ３・・・マウント材、４．１０・・・＋７−と５・・・
プラスチック樹脂、　　６・・・半導体片７・・・（セ
ラミック）基板、　　８・・・金属キャップ、９・・・
圧着部。 特許出願人　　日本電気株式会社 第　１　ｎ 、ｂノ １：　季４仏未予 ２．７：　　基板 ３：　　マウント、トイ ６二　半導に＊片

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子を搭載する基板と前記半導体素子との
    間に、前記半導体素子と同一材質で結晶方位を異にする
    半導体片を配設し、互いに接着してなる一体の構造を有
    することを特徴とする半導体装置。
  2. （２）前記半導体片の半導体素子と接する面の形状が前
    記半導体素子の底面と略々同一である特許請求の範囲の
    第１項記載の半導体装置。
JP59219002A 1984-10-18 1984-10-18 半導体装置 Pending JPS6197842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59219002A JPS6197842A (ja) 1984-10-18 1984-10-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59219002A JPS6197842A (ja) 1984-10-18 1984-10-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS6197842A true JPS6197842A (ja) 1986-05-16

Family

ID=16728723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59219002A Pending JPS6197842A (ja) 1984-10-18 1984-10-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS6197842A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302573A (ja) * 1993-04-16 1994-10-28 Dainippon Screen Mfg Co Ltd 基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302573A (ja) * 1993-04-16 1994-10-28 Dainippon Screen Mfg Co Ltd 基板処理装置

Similar Documents

Publication Publication Date Title
JPH0222540B2 (ja)
JPH06204371A (ja) 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
JPS6197842A (ja) 半導体装置
US4974052A (en) Plastic packaged semiconductor device
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2694871B2 (ja) 半導体装置
JP3972488B2 (ja) 半導体圧力センサ
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JP2506938Y2 (ja) 樹脂封止型電子回路装置
JP2000162076A (ja) 半導体圧力センサ
JPS63248155A (ja) 半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP4214577B2 (ja) 半導体圧力センサ
JPH036029Y2 (ja)
JPH01238129A (ja) 樹脂封止型半導体装置
JPH043501Y2 (ja)
JPH05218271A (ja) Ｉｃパッケージ
JPH0794674A (ja) 半導体装置およびその製造方法
JPS60178636A (ja) 半導体装置
JPH0237752A (ja) 半導体装置
JPH0382067A (ja) 樹脂封止型半導体装置
JPH05190750A (ja) 半導体装置
JPH04277670A (ja) 半導体装置用リードフレーム
JPH06349962A (ja) 半導体装置の製造方法
JPS60177656A (ja) 半導体装置