JPH02148349A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置のバス変換装置に利用する。特
に、情報処理装置の３２ビット転送を行うバスと４ビッ
ト転送を行うバスとの間のデータ転送を行うバス変換装
置に関するものである。

〔概要〕

本発明は情報処理装置において、 ４ビット転送を行う第二バスを設け３２ビット転送を行
う第一バスとこの第二バスとの間にバス変換装置を挿入
して３２ビット転送と４ビット転送との変換を行うこと
により、 ４ビット転送を行う入出力装置を接続して使用できるよ
うにしたものである。

〔従来の技術〕

従来、情報処理装置は、中央処理装置および主記憶装置
がバスに接続され３２ビット転送を行っている場合に３
２ビットのデータの転送を行う入出力装置などをバスに
接続して使用し、４ビットのデータの転送を行う入出力
装置などは使用していなかった。

〔発明が解決しようとする問題点〕

このような従来例の情報処理装置では、中央処理装置お
よび主記憶装置などが３２ビットのデータの転送を行っ
ているバスに４ビット転送を行う入出力装置などを接続
して使用できない問題点かあった。したがって、従来か
ら使用していた４ビット転送を行う入出力装置があって
も無駄になる問題点があった。

本発明は上記の欠点を解決するもので、４ビット転送を
行う入出力装置を接続して使用できる情報処理装置を提
供することを目的とする。

〔問題点を解決するための手段〕

本発明は、中央処理装置と、主記憶装置と、この二つの
装置に接続され３２ビット転送を行う第一バスと、複数
の４ビット転送を行う入出力装置とを備えた情報処理装
置において、上記複数の入出力装置に接続され４ビット
転送を行う第二バスを設け、上記第一バスとこの第二バ
スとの間に挿入されたバス変換装置を備え、このバス変
換装置は、上記各入出力装置ごとに６４ビットのデータ
を同時に読書き可能な二つのデータバッファと、この二
つのデータバッファの読書きをそれぞれ制御しこの二つ
のデータバッファの一方に上記各入出力装置の６４ビッ
トのうちの３２ビットのデータが格納されたとき、また
はこの二つのデータバッファの他方に格納された上記各
入出力装置の６４ビットのうちの３２ビットのデータが
読出されたときに制御信号を出力するデータバッファ制
御部と、上記入出力装置のデータ転送要求に基づいてこ
のデータバッファ制御部に読書きを行わせこの制御信号
に従ってこのデータ転送要求を出力する第二バス制御部
と、この第二バス制御部の出力をキューに登録するメモ
リ手段と、このキューの出力に基づいて上記第一バスに
アクセスし上記データバッファ制御部に読書きを行わせ
る第一バス制御部とを備えたことを特徴とする。

〔作用〕

複数の入出力装置に接続された４ビット転送を行う第二
バスを設は第一バスと第二バスとの間にバス変換装置を
挿入する。バス変換装置内には第一バスと第二バスとの
間に接続され各入出力装置ごとに６４ビットのデータを
同時に読書き可能なライトデータバッファおよびリード
データバッファを設ける。バス変換装置のデータバッフ
ァ制御部は、この二つのデータバッファの読書きを制御
しライトデータバッファの読書きを制御しライトデータ
バッファに各入出力装置の６４ビットのうちの３２ビッ
トのデータが格納されたとき、またはＩＪ　＋ドデータ
バッファに各入出力装置の６４ビットのうちの３２ビッ
トのデータが読出されたときに制御信号を出力する。第
二バス制御部は、入出力装置のデータ転送要求に基づい
てデータバッファ制御部に読書きを行わせ制御信号に従
ってこのデータ転送要求をメモリ手段のキューに登録す
る。第一バス制御部はこのキューの出力に基づいて第一
バスにアクセスしデータバッファ制御部に読書きを行わ
せる。以上の動作により４ビット転送を行う入出力装置
を接続して使用できる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例情報処理装置のブロック構成図であ
る。第１図において、情報処理装置は、中央処理装置１
０と、主記憶装置２０と、この二つの装置に接続され３
２ビット転送を行う第一バス１００と、複数の４ビット
転送を行う人出力装置４０、〜４０ｈとを備える。

ここで本発明の特徴とするところは、入出力装置４０．
〜４０．．に接続され４ビット転送を行う第二バス２０
０を設け、第一バス１００と第二バス２００との間に挿
入されたバス変換装置３０を備え、バス変換装置３０に
、各入出力装置４０ごとに６４ビットのデータを同時に
読書き可能な二つのデータバッファとしてライトデータ
バッファ３６およびり−、ドデータバッファ３７と、ラ
イトデータバッファ３６およびリードデータバッファ３
７の読書きをそれぞれ制御しライトデータバッファ３６
に各入出力装置４０の６４ビットのうちの３２ビットの
データが格納されたとき、またはリードデータバッファ
３７に格納された各入出力装置４０の６４ビットのうち
の３２ビットのデータが読出されたときに制御信号を出
力するデータバッファ制御部３５と、入出力装置４０の
データ転送要求に基づいてこのデータバッファ制御部３
５に読書きを行わせこの制御信号に従ってこのデータ転
送要求を出力する第二バス制御部３２と、第二バス制御
部３２の出力をキューに登録するメモリ手段としてキュ
ー制御部３３およびメモリ３４と、このキューの出力に
基づいて第一バス１００にアクセスしデータバッファ制
御部３５に読書きを行わせる第一バス制御部３１とを備
えたことにある。

このような構成の情報処理装置の動作について説明する
。第２図は本発明の情報処理装置のライトデータバッフ
ァおよびリードデータバッファの構成図である。第２図
に右いて、Ａ、　−Ａ、　、、ＢＯ〜Ｂ、はライトデー
タバッファ３６およびリードデータバッファ３７のエリ
アを示し添字は入出力装置４０１〜４０．．の添字に対
応する。

第１図および第２図において、第二バス２００から主記
憶装置２０へのデータ転送要求時に第二バス制御部３２
およびデータバッファ制御部３５により第二バス２００
　とライトデータバッファ３６またはり−ドデータバッ
ファ３７との間でデータ転送を行う。

ここで、主記憶装置２０からのリード時には要求入力対
応のリードデータバッファ３７のエリアＡまたはエリア
Ｂのいずれか一方に格納されたデータがなくなったとき
に、また主記憶装置２０にライト時にはライトデータバ
ッファ３６のエリアＡまたはエリア已にデータが格納し
終わった時に第二バス制御部３２はデータバッファ制御
部３５の制御信号を入力しキュー制御部３３によりメモ
リ３４のヰ二一にデータ転送要求を登録する。

第一バス制御部３１は、キューからのデータ転送要求に
より第一バス１００にアクセスしデータバッファ制御部
３５を制御して主記憶装置２０との間のデータ転送を第
一バス１００を介して行わせる。

〔発明の効果〕

本発明は、以上説明したように、４ビット転送を行う入
出力装置を接続して使用することができ、複数台の入出
力装置からのデータ転送を待たせることなく行うことが
できる優れた効果がある。

１０・・・中央処理装置、２０・・・主記憶装置、３０
・・・バス変換装置、３１・・・第一バス制御部、３２
・・・第二バス制御部、３３・・・キュー制御部、３４
・・・メモリ、３５・・・データバッファ制御部、３６
・・・ライトデータバッファ、３７・・・リードデータ
バッファ、４０．〜４０１．・・・入出力装置、１００
・・・第一バス、２００・・・第二バス、Ａｏ〜Ａ、　
、ＢＯ−ＢＩ、−・・エリア。

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置と、主記憶装置と、この二つの装置に
   接続され３２ビット転送を行う第一バスと、複数の４ビ
   ット転送を行う入出力装置とを備えた情報処理装置にお
   いて、 上記複数の入出力装置に接続され４ビット転送を行う第
   二バスを設け、 上記第一バスとこの第二バスとの間に挿入されたバス変
   換装置を備え、 このバス変換装置は、上記各入出力装置ごとに６４ビッ
   トのデータを同時に読書き可能な二つのデータバッファ
   と、この二つのデータバッファの読書きをそれぞれ制御
   しこの二つのデータバッファの一方に上記各入出力装置
   の６４ビットのうちの３２ビットのデータが格納された
   とき、またはこの二つのデータバッファの他方に格納さ
   れた上記各入出力装置の６４ビットのうちの３２ビット
   のデータが読出されたときに制御信号を出力するデータ
   バッファ制御部と、上記入出力装置のデータ転送要求に
   基づいてこのデータバッファ制御部に読書きを行わせこ
   の制御信号に従ってこのデータ転送要求を出力する第二
   バス制御部と、この第二バス制御部の出力をキューに登
   録するメモリ手段と、このキューの出力に基づいて上記
   第一バスにアクセスし上記データバッファ制御部に読書
   きを行わせる第一バス制御部と を備えたことを特徴とする情報処理装置。