JPH02148848A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にエミッタ領
域とベース領域とを多結晶シリコン膜を利用して自己整
合的に形成したバイポーラトランジスタの製造方法に関
する。

〔従来の技術〕

従来、この種のバイポーラトランジスタは、第３図に示
すように、ｎ４型の埋込層２を備えたｐ型のシリコン基
板１上にｎ型のエピタキシャル層３を形成し、素子分離
用の絶縁膜５で絶縁分離してコレクタを形成する。そし
て、このコレクタを含む素子形成領域にｐ型の不純物を
導入してペース層１工を形成する。また、この上にｐ型
の不純物を含む多結晶シリコン６とシリコン酸化膜８を
順次形成し、かつこれらシリコン酸化膜８と多結晶シリ
コン膜６を選択的に除去する。そして、多結晶シリコン
膜６から不純物を拡散させ、ベースコンタクト用の拡散
層９を形成する。

その後、多結晶シリコン６のエツチング除去側面に絶縁
膜を形成し、かつこの上に多結晶シリコン膜１３を形成
し、この多結晶シリコン膜１３を通してｎ型不純物を前
記ベース層１１に拡散することにより、エミッタ層１２
を形成している。

〔発明が解決しようとする課題〕

上述した従来のバイポーラトランジスタの製造方法では
、多結晶シリコン膜６をエツチングする際に、単結晶シ
リコンであるエピタキシャル層３との間で選択エツチン
グが必要であり、工・ンチング条件を厳しく管理する必
要がある等、製造が困難なものになる。また、多結晶シ
リコン膜６の抵抗を低減するために高濃度の不純物をド
ーピングしているが、この不純物が製造工程での熱処理
によりｎ型エピタキシャル層３、即ちベース層１１内に
拡散して行き、特にエミッタ層１２直下のベース濃度の
ばらつき或いはエミッタ・ベース接合耐圧の大幅な低下
等を生じて特性の劣化が起こり易く、製造上のコントロ
ールを非常に厳しくしなければならないという問題があ
る。

本発明は製造を容易なものにするとともに、接合耐圧の
向上等の特性の改善を可能にした半導体装置の製造方法
を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、コレクタとしての第
１導電型のエピタキシャル層の上に第２導電型の不純物
を含む多結晶シリコン膜を形成する工程と、この多結晶
シリコン膜中の不純物をエピタキシャル層に拡散して第
２導電型の拡散層を形成する工程と、前記多結晶シリコ
ン膜とエピタキシャル層とを異方性エツチングして溝を
形成する工程と、この溝の底面の前記エピタキシャル層
に第２導電型の不純物を導入してベース層を形成する工
程と、前記溝の内面に側壁を形成した後に溝内に第１導
電型の不純物を含む多結晶シリコン膜を形成する工程と
、この多結晶シリコン膜中の不純物を前記ベース層に拡
散してエミッタ層を形成する工程とを含んでいる。

〔作用〕

上述した製造方法では、多結晶シリコン膜をエツチング
して溝を形成するに際しては、多結晶シリコン膜とエピ
タキシャル層との間にエツチングの選択性をとる必要が
なく、エツチング工程を簡単なものとする。また、ベー
ス層を溝の底面に形成するとともに多結晶シリコン膜と
は側壁で離間させるので、エミッタ層直下のベース層の
不純物濃度のばらつきを抑制し、かつベース・エミッタ
接合耐圧を向上する。

〔実施例］ 次に、本発明を図面を参照して説明する。

第１図（ａ）乃至（ｅ）は本発明の第１実施例を製造工
程順に示す縦断面図である。

先ず、第１図（ａ）のように、シリコンからなるｐ型半
導体基板１上にｎ゛型埋込層２を形成し、その上に１．
０μｍ程度の厚さにｎ型エピタキシャル層３を形成する
。そして、シリコン酸化膜からなる絶縁領域５を形成し
て素子形成領域を画成する。そして、この上に多結晶シ
リコン膜６を０．２〜０．４μｍ堆積し、かつ素子形成
領域上を含む所定領域に残すように選択的にエツチング
を行う。

更に、ベースを形成する領域上の多結晶シリコン膜６に
第２導電型であるｐ型の不純物を導入する。

その後、シリコン窒化膜７を０．１〜０．２μｍの厚さ
に、かつシリコン酸化膜８を０．３〜０．５μｍの厚さ
に順次形成する。以上の工程中において、ｐ型の不純物
が多結晶シリコン膜６からｎ型エピタキシャル層表面に
拡散され、拡散層９が０．３μｍ程度形成される。場合
によっては、それ以下であっても差しつかえない。

次に、第１図（ｂ）に示すように、異方性工・ンチング
を用いてベースを形成する領域のシリコン酸化膜８．シ
リコン窒化膜７．多結晶シリコン膜６、更にエピタキシ
ャル層３、つまりｐ型の拡散層９を順次除去し、溝１０
を形成する。この場合、エピタキシャル層３と多結晶シ
リコン膜６とのエツチング速度に選択比を持たせる必要
もなく、特に特殊な条件を設定しなくてもよい。

次に、第１図（Ｃ）に示すように、溝１０内にｐ型の不
純物を導入し、ベース層１１を形成すると同時に拡散層
９．多結晶シリコン膜６．及びベース層１１が電気的に
接続される。

次に、第１図（ｄ）に示すように、溝１０内壁に例えば
シリコン窒化膜７ａの側壁を形成する。

この側壁の形成法としては広く知られているようにシリ
コン窒化膜７ａを０．１〜０．２μｍ成長後、異方性エ
ツチングによる側壁残しの技術を用いる。

最後に、第１図（ｅ）に示すように、溝１０内にｎ型不
純物を含む多結晶シリコン膜１３を形成し、かつこの多
結晶シリコン膜１３からベース層１１にｎ型不純物を拡
散させることで、ベース層１１内にエミッタ層１２を形
成する。その後、必要な電極用コンタクト等を形成する
ことによりバイポーラトランジスタが完成される。

したがって、この製造方法では、多結晶シリコン膜６の
エツチングに際してはエピタキシャル層３をも同時にエ
ツチングするため、多結晶シリコンと単結晶シリコンと
の選択エツチング技術は不要であり、この選択エツチン
グを簡単に行うことが可能になる。

マタ、ベース層１１はエピタキシャル層３の溝１０の底
面に形成されると共に、多結晶シリコン膜６とは側壁７
ａによって離間されるため、多結晶シリコン膜６中の不
純物がベース１１１にまで拡散されることは殆ど無く、
エミッタ層１２直下のベース濃度のばらつきを防止する
。同時にエミッタ・ベース接合耐圧を向上する。

これにより、製造の容易化及び特性の安定化を図ったバ
イポーラトランジスタの製造が実現できる。

第２図（ａ）乃至（ｆ）は本発明の第２実施例を製造工
程順に示す断面図である。

先ず、第２図（ａ）に示すように、第１図（ａ）と同様
にｐ型の多結晶シリコン膜６．シリコン窒化膜７．シリ
コン酸化膜８の積層構造を形成する。

この場合、ここではエピタキシャル層３の表面にシリコ
ン酸化膜４を５０〜２００ｎｍの厚さに形成している。

このシリコン酸化膜４はベースの拡散層面積を小さくす
るためのものであり、また、その後の工程の多結晶シリ
コン膜６のエツチングを容易にするためのものであるが
、必ず必要なものではない。

次に、第２図（ｂ）に示すように、素子形成領域上のシ
リコン酸化膜８．シリコン窒化膜７．多結晶シリコン膜
６．及びシリコン酸化膜４を選択的に異方性エツチング
し、溝１４を形成する。

次に、第２図（Ｃ）に示すように、前記溝１４を含む全
面にｐ型の不純物を含む第２の多結晶シリコン膜６Ａを
０．２〜０．３μｍ成長する。

次に、第２図（ｄ）に示すように、全面に第２の絶縁膜
としてシリコン窒化膜を形成し、かつこれを異方性エツ
チングすることにより、第１の溝１４の内面にのみ側壁
１５を形成する。そして、前記溝１４内で第２の多結晶
シリコン膜６Ａ及びエピタキシャル層３を異方性エツチ
ングし、前記ｐ型拡散層９を除去した狭い溝１０を形成
する。

次に、第２図（ｅ）に示すように、この溝１０の底面に
ｐ型の不純物を導入してベース層１１を形成し、かつ拡
散層９．第２の多結晶シリコン膜６Ａ、及び第１の多結
晶シリコン膜６を電気的に接続する。

最後に、第２図（ｆ）に示すように、溝１０の内面に例
えばシリコン窒化膜の側壁１６を形成して多結晶シリコ
ン膜６とベース層１１とを絶縁し、かつ溝１０内にｎ型
不純物を含む多結晶シリコン膜１３を形成し、この多結
晶シリコン膜１３からｎ型不純物をベース層１１内に拡
散することでエミッタ１２を形成する。

以下、第１の実施例と同様に電極用コンタクト等を形成
しバイポーラトランジスタが完成する。

この第２実施例の製造方法においても、エツチング工程
を簡略化でき、かつベース層濃度のばらつきの防止及び
ベース・エミッタ接合耐圧の向上を図ることができる。

〔発明の効果〕

以上説明したように本発明は、多結晶シリコン膜とエピ
タキシャル層とを同時にエツチングして溝を形成してい
るので、多結晶シリコン膜のエツチングに際してはエピ
タキシャル層との間にエツチングの選択性をとる必要が
なく、エツチング工程を簡単に行うことができる。また
、ベース層を溝の底面に形成して多結晶シリコン膜とは
側壁で離間させるので、エミッタ層直下のベース層の不
純物濃度のばらつきを抑制し、かつエミッタ・べ−ス接
合耐圧を向上することができる効果がある。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）は本発明の第１の実施例を製造
工程順に示す断面図、第２図（ａ）乃至（ｆ）は本発明
の第２の実施例を製造工程順に示す断面図、第３図は従
来の半導体装置の断面図、である。 １・・・ｐ型シリコン基板、２・・・ｎ゛型埋込層、３
・・・ｎ型エピタキシャル層、４・・・シリコン酸化膜
、５・・・絶縁領域、６・・・多結晶シリコン膜、６Ａ
・・・第２の多結晶シリコン膜、７・・・シリコン窒化
膜、７ａ・・・側壁、８・・・シリコン酸化膜、９・・
・ｐ型拡散層、１０・・・溝、１１・・・ベース層、１
２・・・エミッタ層、１３・・・多結晶シリコン膜、１
４・・・溝、１５・・・（側壁）シリコン窒化膜、１６
・・・側壁。

Claims (1)

【特許請求の範囲】
1. １、コレクタとしての第１導電型のエピタキシャル層の
   上に第２導電型の不純物を含む多結晶シリコン膜を形成
   する工程と、この多結晶シリコン膜中の不純物をエピタ
   キシャル層に拡散して第２導電型の拡散層を形成する工
   程と、前記多結晶シリコン膜とエピタキシャル層とを異
   方性エッチングして溝を形成する工程と、この溝の底面
   の前記エピタキシャル層に第２導電型の不純物を導入し
   てベース層を形成する工程と、前記溝の内面に側壁を形
   成した後に溝内に第１導電型の不純物を含む多結晶シリ
   コン膜を形成する工程と、この多結晶シリコン膜中の不
   純物を前記ベース層に拡散してエミッタ層を形成する工
   程とを含むことを特徴とする半導体装置の製造方法。