JPH02162732A - 半導体装置及び製造方法 - Google Patents

半導体装置及び製造方法

Info

Publication number
JPH02162732A
JPH02162732A JP31637488A JP31637488A JPH02162732A JP H02162732 A JPH02162732 A JP H02162732A JP 31637488 A JP31637488 A JP 31637488A JP 31637488 A JP31637488 A JP 31637488A JP H02162732 A JPH02162732 A JP H02162732A
Authority
JP
Japan
Prior art keywords
wiring
film
silicide
doped
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31637488A
Other languages
English (en)
Inventor
Etsuko Kimura
木村 悦子
Genjirou Kawachi
玄士朗 河内
Takashi Suzuki
隆 鈴木
Kikuo Ono
記久雄 小野
Nobutake Konishi
信武 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31637488A priority Critical patent/JPH02162732A/ja
Publication of JPH02162732A publication Critical patent/JPH02162732A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に係り。
特に、電極及び配線部分に使用されるシリサイド膜の性
質と、その性質により実限される半導体装置の構造及び
製造方法に関する。
〔従来の技術〕
近年、MoSトランジスタを用いたメモリ素子に代表さ
れる半導体装置の配線材料として、従来の多結晶シリコ
ン(以下poly −SLと略記)に代わり、金属硅化
物(以下シリサイド膜と略記)とpoly −Si膜の
複合膜を用いる方法が一般的となっている。シリサイド
膜はSi膜上に自己整合的に形成可能であり、また、抵
抗値もpoly −Si膜に比較して低いこと、及びA
Q等の金属膜に比較して熱処理時の安定性に優れている
等の種々の利点がある。しかしながら、シリサイド膜は
、そのままでは基板半導体と良好なオーミックコンタク
トを得ることが難しく、リン等の不純物をドープして半
導体基板とのオーミックコンタクト、及び絶縁膜との密
着性を改善する等の工夫がなされている。
シリサイド膜のコンタクト特性改善に関連する文献とし
て、半導体集積回路技術第19回シンポジウム論文集(
1980年)P、66〜77、特開昭57−17676
8号等が挙げられる。
〔発明が解決しようとする課題〕
上記従来技術においては、シリサイド膜と半導体基板と
のコンタクト特性の改善のみに着目されていたが、半導
体基板上に形成される素子のみならず、ガラス等の絶縁
基板上に薄膜トランジスタを形成する場合等にもシリサ
イド膜配線を使用する等種々の応用展開を図る際には、
さらに、シリサイド膜と、AQ等の金属膜、又はITO
等の透明導電膜等の種々の配線材料と良好なオーミック
コンタクトを形成しなければならない。
一方、各種半導体装置の配線形成プロセスのもう一つの
課題として、下層と、ヒ暦の配線が眉間絶縁膜を挾んで
交差するクロス部分の信頼性向上が挙げられる。クロス
部分における配線間のリーク電流は素子の誤動作を招き
、また、クロス部分の絶縁破壊に至っては素子、又は基
板の歩留りを著しく低下させる。
本発明の目的は、半導体基板のみならずAQ等の金属膜
又はITO等の透明導電膜等の種々の配線材料を用いた
半導体装直においても、配線材料と良好なオーミックコ
ンタクトを形成し、なおかつ、配線クロス部分の信頼性
を向上させるシリサイド配線構造及び製造方法を提供す
ることにある。
〔課題を解決するための手段〕
上記目的は、電極及び配線部分に使用されるシリサイド
膜の性質を、コンタクトを形成する部分と配線クロス部
分で任意に操作することにより達成される。具体的には
、コンタクトを形成する部分には、選択的にリン等の不
純物をドープしたシリサイド膜を用い、少なくとも配線
クロス部分には不純物をドープしないシリサイド膜を用
いることにより達成される。
本出願人らが行ったコンタクト特性に関する実験結果に
よれば、不純物をドープしない白金シリサイド膜とAQ
とのコンタクト抵抗は、コンタクト径30μmの場合で
108〜109(Ω)と非常に高く、はとんど導通が得
られなかった。一方。
不純物としてリンをドープした白金シリサイド膜とAQ
とのコンタクト抵抗は高々数(Ω)程度であり、良好な
オーミックコンタクトが得られた。
なお、不純物のリンはイオン注入法によりシリサイド膜
にドープした。その際、西端予洗で測定したシリサイド
膜自体の抵抗は不純物のドープの有無にかかわらず同じ
値を示した。
以上の様に、不純物をドープしないシリサイド膜と不純
物をドープしたシリサイド膜では、明らかにコンタクト
特性が異なる。そこで、このコンタクト特性の違いを利
用して、コンタクトを形成する部分のシリサイド膜には
、選択的に不純物をドープして良好なオーミックコンタ
クトを得ると同時に、配線クロス部分には不純物をドー
プしないシリサイド膜を用いて、クロス部分ではコンタ
クトが得られない様にする。万一、クロス部分で層間絶
aWAのピンホール欠陥等を介して上層と下層の配線が
接触した場合でも、上層と下層の配線間ではコンタクト
が得られないために電気的に短絡することはなく、上記
目的が達成される。
なお、上記のコンタクト特性の違いは、シリサイド膜と
コンタクトを形成する電極をAQ以外。
例えばITO膜に変えた場合でも同様の結果が得られて
いる。また、ドープする不純物については、P以外にも
、Siにおいてn型、p型を形成するB s A s等
の不純物を用いた場合も同様である。
また、シリサイド膜の金属を白金(Pt)以外の。
例えばNi、Pd、Co、Mo、W、Ti、Ta。
Nb等に変えた場合も同様である。
〔作用〕
AQ等の金属膜、又はITO等の透明感ff1lli等
とコンタクトを形成する部分のシリサイド膜は、不純物
をドープしたシリサイド膜から成り、配線クロス部分の
シリサイド膜は不純物をドープしないシリサイド膜から
成る。よって、コンタクト形成部分では良好なオーミッ
クコンタクトが得られる。
また、配線クロス部分では、配線同士が接触する様な場
合でも、コンタクト抵抗が高いために電気的に短絡する
ことがない。
〔実施例〕
以下1本発明の実施例を第1図及び第2図、第3図、第
4図を用いて説明する。
第1図は本発明によるシリサイド膜を用いた半導体装置
の多層配線部分の製造工程ごとの断面構造図を示す、ま
ず第1図(a)の様に、ガラス又はシリコン基板101
上にCVD法、熱酸化法等でフィールド酸化[102を
形成する。次にCVD法等により多結晶又は非晶質シリ
コン膜103を形成し、ホト・エツチングにより所望の
形状にパターニングする0次に第1図(b)の様に、白
金r!1A104をスパッタ法により全面に形成する。
次に、熱処理により103と104を反応させて、第1
図(c)の様に白金シリサイド配線105を形成する。
次に第1図(d)の様に、CVD法により5iOz膜又
はS i Nx膜106を形成し。
ホト・エツチングによりパターニングする。この時、白
金シリサイド配線105上の、少なくとも配線クロス形
成予定部分108上には前記絶縁膜106が残る様に、
また、コンタクト形成予定部分107上には前記絶縁膜
106が残らない様に選択的にパターニングする。次い
で、この絶縁膜106をマスクとして、イオン注入法に
よりリン等の不純物を全面にドープした後熱処理により
ドープした不純物を活性化させる。この時、当然ながら
コンタクト形成予定部分107の白金シリサイド膜には
不純物がドープされ、配線クロス部分108の白金シリ
サイド膜には不純物がドープされない。次に第1図(e
)の様に、CVD法により11/1目の層間絶縁膜10
9を形成する0次に第1図(f)の様に、前記白金シリ
サイド配線105とクロスする、AQ等から成る2層目
の配線110をスパッタ法等により形成し、次いでCV
D法により2層目の層間絶縁膜111を形成する0次に
第1図(g)の様に、前記107の部分にホト・エツチ
ングによりコンタクト用のスルーホール112を形成す
る0次に第1図(h)の様に、AQ、■TO膜等から成
る白金シリサイド配線用引き出し配線113をスパッタ
法等により形成する。第1図(h)の平面構造図を第2
図に示す。
(第2図中B・・・B′の切片方向の断面構造図が第1
図(h)に当る)第2図中106で示した。絶縁膜でマ
スクをした部分以外の白金シリサイド配線105は、不
純物がドープされているので、スルーホール112を介
して、Aji、ITO膜等から成る上層の白金シリサイ
ド配線用引き出し配線と良好なオーミックコンタクトを
形成する。一方、白金シリサイド配線105と2層目の
配線110とがクロスする部分の層間絶縁膜109にピ
ンホール等の欠陥があり、2つの配線が接触する様な場
合にも、クロス部分の白金シリサイド配線には不純物が
ドープされていないので、コンタクト抵抗が大きく電気
的な短絡は起こらない。加えて、配線クロス部分の層間
#@縁膜の膜厚はマスクに使用した絶縁膜の膜厚骨だけ
厚くなり、耐圧的にも非常に有利となる。第3図は、第
2図中のマスク用絶縁膜106の形成面積を極端に大き
くした場合の平面構造図である。第3図では、絶縁膜1
06を配線クロス部分を含むほぼ全面に形成し、白金シ
リサイド配線105のコンタクト形成部分のみに選択的
に不純物をドープしている。得られる効果は、第1図及
び第2図の実施例と全く同様である。
第4図を用いて別の実施例を示す。第4図は。
マスク用絶縁膜を使用しないでシリサイド配線に選択的
しご不純物をドープする例のH!1工程ごとの断面構造
図を示す。まず、第4図(、)の様に、ガラス又はシリ
コン基板401上にフィールド酸化膜402、多結晶又
は非晶質シリコン膜403を形成し、ホト・エツチング
により電極形状にパターニングする0次に第4図(b)
の様に白金膜404を形成して熱処理を行い、第4図(
Q)の様に白金シリサイド配線405を形成する。ここ
までは第1図に示した実施例と全く同一の工程である0
次に第4図(d)の様にCVD法により1層目の層間絶
縁膜406を形成する0次に第4図(e)の様に白金シ
リサイド配線405とクロスする、2Fs目の配線11
0を形成する。この配線110の配線材料は、以後の工
程で受ける不純物活性化のための熱処理(約500℃)
で変質しない材料であれば何でもよい。第4図(e)中
408はコンタクト形成予定部分、409は配線クロス
部分である0次に第4図(f)の様に、CVD法により
2層目の層間絶縁膜410を形成する。次に第4図(g
)の様に、ホト・エツチングによりコンタクト用のスル
ーホール411を形成する。
次に層間絶縁膜410をマスクとして、イオン注入法に
よりリン等の不純物をドープする。この時、白金シリサ
イド配線105はスルーホール411の部分のみに選択
的に不純物がドープされることになる6次いで、熱処理
によりドープした不純物を活性化させる0次に第4図(
h)の様に、AQ。
ITO膜等から成る白金シリサイド配線用引き出し配線
113を形成する。コンタクト用スルーホールの部分の
みに不純物がドープされているので、第1図の実施例と
同一の効果が得られる。また、第4図の実施例では、不
純物ドープ時のマスク用絶縁膜を用いていないので、マ
スク用絶縁膜の形成及びホト・エツチングの工程が不要
となり、プロセスが簡略化されている。
尚1本発明の実施例においては、シリサイド膜として白
金シリサイド膜を用いた例に限定して説明したが、白金
(pt)以外の、例えばNi。
Pd、Co、Mo、Wy Ti、Ta、Nb等の金属の
シリサイド膜を用いても同様である。
〔発明の効果〕
本発明によれば、半導体基板のみならず、AQ等の金属
膜又はITO等の透明導電膜等、種々の配線材料を用い
た半導体装置においても、これらの配線材料と良好なオ
ーミックコンタクトが得られ、なおかつ配線クロス部分
の短絡のないシリサイド配線が形成できるので、半導体
装置の配線部分の信頼性2歩留りを向上できる効果があ
る。
【図面の簡単な説明】
第1図及び第4図は本発明の一実施例である多層配線の
製造工程ごとの断面構造図、第2図及び第3図は、第1
図の実施例の平面構造図である。 101・・・ガラス又はシリコン基板、102・・・フ
ィールド酸化fi、105・・・白金シリサイド配線。 106・・・マスクとなる絶縁膜、107・・・コンタ
クト形成予定部分、108・・・配線クロス形成予定部
分、109・・・層間絶縁膜、110・・・クロス配線
(AQ)、111・・・層間絶R膜、112・・・スル
ーホール、113・・・白金シリサイド配線用引き出し
t+−o( 地2区 尾3区 P+

Claims (1)

  1. 【特許請求の範囲】 1、層間絶縁膜を挾んで複数の配線を積層した構造を有
    する半導体装置の下層配線材料としてシリサイド配線を
    用いた半導体装置において、上層配線とコンタクトを形
    成する部分のシリサイド配線に選択的に不純物をドープ
    したシリサイド膜を用いたことを特徴とする半導体装置
    。 2、特許請求の範囲第一項記載の半導体装置において、
    少なくとも上層と下層の配線が層間絶縁膜を挾んで交差
    する部分の該シリサイド膜は、不純物をドープしないシ
    リサイド膜を用いたことを特徴とする半導体装置。 3、特許請求の範囲第一項記載の半導体装置において、
    該シリサイド膜として、Pt、Ni、Pd、Co、Mo
    、W、Ti、Ta、Nbのいずれかのシリサイド膜を用
    いたことを特徴とする半導体装置。 4、層間絶縁膜を挾んで複数の配線を積層し、下層配線
    材料としてシリサイド配線を用い上層配線とコンタクト
    を形成する部分のシリサイド配線に選択的に不純物をド
    ープしたシリサイド膜を用いたことを特徴とする半導体
    装置の製造方法。
JP31637488A 1988-12-16 1988-12-16 半導体装置及び製造方法 Pending JPH02162732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31637488A JPH02162732A (ja) 1988-12-16 1988-12-16 半導体装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31637488A JPH02162732A (ja) 1988-12-16 1988-12-16 半導体装置及び製造方法

Publications (1)

Publication Number Publication Date
JPH02162732A true JPH02162732A (ja) 1990-06-22

Family

ID=18076382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31637488A Pending JPH02162732A (ja) 1988-12-16 1988-12-16 半導体装置及び製造方法

Country Status (1)

Country Link
JP (1) JPH02162732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139360A (ja) * 1995-11-03 1997-05-27 Hyundai Electron Ind Co Ltd 半導体素子の金属配線形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139360A (ja) * 1995-11-03 1997-05-27 Hyundai Electron Ind Co Ltd 半導体素子の金属配線形成方法

Similar Documents

Publication Publication Date Title
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
KR100233557B1 (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
US5373192A (en) Electromigration resistance metal interconnect
JPH0434966A (ja) 半導体装置の製造方法
JPH02153552A (ja) 半導体素子及びその製造方法
JPH0546106B2 (ja)
JPS58103168A (ja) 半導体装置
JPH02162732A (ja) 半導体装置及び製造方法
JPH06125057A (ja) 強誘電体膜を有する半導体メモリ装置
US5396105A (en) Semiconductor device
JP2687917B2 (ja) 半導体装置の製造方法
JPH039572A (ja) 半導体装置の製造方法
JPH02288361A (ja) 半導体装置
JPH0387061A (ja) 半導体装置
JP2719569B2 (ja) 半導体装置
JP3149584B2 (ja) 半導体装置およびその製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPH0222544B2 (ja)
JPS6298660A (ja) 半導体装置
JPH03194938A (ja) 薄膜トランジスタの製造方法
JPH1041516A (ja) 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
JPH0513683A (ja) 半導体装置の製造方法
JPH0434820B2 (ja)
JPH0433364A (ja) 半導体装置とその製造方法
JPH0388366A (ja) 半導体装置の製造方法