JPH02165652A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH02165652A
JPH02165652A JP63321147A JP32114788A JPH02165652A JP H02165652 A JPH02165652 A JP H02165652A JP 63321147 A JP63321147 A JP 63321147A JP 32114788 A JP32114788 A JP 32114788A JP H02165652 A JPH02165652 A JP H02165652A
Authority
JP
Japan
Prior art keywords
line
power source
gnd
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63321147A
Other languages
English (en)
Other versions
JPH0727968B2 (ja
Inventor
Makoto Noda
誠 野田
Kazuhiro Suda
須田　一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP63321147A priority Critical patent/JPH0727968B2/ja
Priority to KR1019890018560A priority patent/KR930009024B1/ko
Priority to DE68924967T priority patent/DE68924967T2/de
Priority to EP89123470A priority patent/EP0374842B1/en
Publication of JPH02165652A publication Critical patent/JPH02165652A/ja
Priority to US07/737,846 priority patent/US5095352A/en
Publication of JPH0727968B2 publication Critical patent/JPH0727968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は半導体集積回路装置に関し、特に３層以上の
配線層を有して電源線を強化したスタンダードセル方式
の半導体集積回路装置に関する。
（従来の技術） 近年、年毎に半導体集積回路の回路規模が増大している
。この回路規模を増大させる上で最も簡単な方法は、単
純に集積回路のチップ面積を大きくすることである。し
かしながら、この方法は、第４図のグラフに示すように
、チップ面積と、歩留りからくる制約、即ち、集精度を
変えないでチップ面積を大きくすると集積回路製品の単
位個数あたりの不良品の増加が起こる。そこで、現在、
回路規模を増大させる上で最も貢献しているのが、デバ
イス最小寸法のスケーリングである。
このスケーリングによる回路規模の増大、即ち、集積回
路の微細化によりチップの集積度、歩留り、および回路
動作速度等は向上するが、反面、望ましくない聞届も出
てくる。この問題の一つとして、集積回路微細化による
配線内の電流密度増加がある。
以下、第５図乃至第７図を参照して従来技術による半導
体集積回路装置を説明する。
第５図は、従来技術のスタンダードセル方式による半導
体集積回路装置の平面図で、第６図は、第５図を立体的
に示した図である。
第５図、および第６図において、従来、スタンダードセ
ル方式の半導体集積回路装置においては、電子計算機に
よる６動配置配線の結果、所定の論理機能を有するスタ
ンダードセルが最適の位置に配置され、このスタンダー
ドセルを並べることによりスタンダードセル列５１を形
成し、このスタンダードセル列５１を数段の構成で、所
定の論理回路を構成している。この集積回路において、
スタンダードセル列５１内のスタンダードセルが動作す
るための電源電圧供給のＶＣＣ電源線、および接地され
るＧＮＤ電源線の配線は、各スタンダードセル内におい
て第１のアルミニウム（Ａｔ）層で、ＶＣＣ電源線、お
よびＧＮＤ電源線となる部分を所定形状にバターニング
して各々形成する。
そして、これらの各スタンダードセルを並べると、この
所定形状にバターニングされたＶＣＣ電源線、ＧＮＤ電
源線となる部分が夫々接続されてＶＣＣ電源線５２、お
よびＧＮＤ電源線５３を形成する。
即ち、スタンダードセルを並べることによってＶＣＣ電
源線５２、およびＧＮＤ電源線５３が形成される。また
各スタンダードセルへの信号配線は、第２のアルミニウ
ム（ＡＩ）層を、例えばＶｃ　ｃ　Ｔｉ源綿線５２およ
びＧＮＤ電源４１１５３と直交する方向にバターニング
して形成される第１の信号線５４から、第１のアルミニ
ウム（ＡＩ）層をスタンダードセル列５１方向にバター
ニングして形成される第２の信号線５５にヴイアホール
５６を介して接続される。さらにこの第２の信号線５５
は、コンタクトホール５７を介してポリシリコン配線５
８に接続され、このポリシリコン配線５８は、さらにコ
ンタクトホール５７を介して所定論理機能を有する一つ
のスタンダードセルに接続される。またこれらスタンダ
ードセル列５１内のスタンダードセルの動作のための電
源電圧の供給幹線として、第２のアルミニウム（ＡＩ）
層を、例えばＶＣＣ電源線５２、およびＧＮＤ電源線５
３と直交する方向にバターニングしてＶＣＣ電源幹線５
９、およびＧＮＤ電源幹線６０を形成する。これらの幹
線は、スタンダードセル列５１内のＶＣＣ電源線５２、
およびＧＮＤ電源線５３と、これらの両端でヴイアホー
ル５６を介して接続されている。
また第７図は、上記の従来技術による集積回路を模式的
に示した図であり、ＧＮＤ＠源！５３から、ＧＮＤ電源
幹線６０へ流れる電流を矢印により示す。
しかしながら、上記のような構成の従来技術による半導
体集積回路装置によると、回路規模増大のためのスケー
リングによる回路の微細化が進むと、当然、チップのマ
スクパターンも小さくなる。
よって回路中の配線も微細化され、配線内の電流密度が
増加する。この電流密度が増加すると、配線を形成して
いる金属層内において、エレクトロマイグレーションに
よる影響が著しくなり、このエレクトロマイグレーショ
ンにより金属層内にボイド、およびヒロックが成長し、
配線の断線、および短絡が起こる。即ち、配線寿命に大
きな影響を与え、集積回路装置の寿命を短くしてしまう
。
これを解決するためには、配線の強化が必要となる。ス
タンダードセル列５１上に形成されるＶｃ　ｃ　’ＱＳ
源幹線５９、およびＧＮＤ電源幹線６０については、パ
ターン的にこれらの配線の幅を広げることにより解決が
可能であるが、スタンダードセル列５１内に形成される
Ｖｃ　ｃ　１１源線５２、およびＧＮＤ接地電源線５３
については、スタンダードセル内のロジックのパターン
に影響するため、これらの配線の幅を広げることは不可
能である。
（発明が解決しようとする課８） この発明は、上記のような点に鑑みて為されたもので、
集積回路微細化に伴う配線内の電流密度増加によって起
こるエレクトロマイグレーションの影響を最小限に抑え
、高集積、かつ回路寿命の長い、また信頼性の高い半導
体集積回路装置を提供することを目的とする。
この発明による半導体集積回路装置によると、スタンダ
ードセル列を並べることによって形成される第１のアル
ミニウム（ＡＩ）層による第１のＶＣＣ電源線、および
第１のＧＮＤ電源線の上部に第３のアルミニウム（Ａｔ
）層による第２のＶＣＣ電源線、および第２のＧＮＤｉ
４ｇ線を設ける。
（作用） 前記半導体集積回路装置にあっては、スタンダードセル
列内に形成される第１のＶｃ　ｃ　電源線、および第１
のＧＮＤ電源線に第２のＶＣＣ電源線、および第２のＧ
ＮＤｔ！ｇ線が接続されていることにより、前記スタン
ダードセル列内に形成される第１のＶＣＣ電源線、およ
び第１のＧＮＤｍ源線電綿線の電流密度を低下させるこ
とができ、このことから、これらの配線を構成する金属
層内において、エレクトロマイグレーションの影響を低
下させることができ、よって高集積、かつ回路寿命の長
い、また信頼性の高い半導体集積回路装置を提供するこ
とが可能となる。
（実施例） 以下、第１図乃至第３図を参照して、この発明の実施例
に係わる半導体集積回路装置について説明する。
第１図は、この発明の一実施例に係わるスタンダードセ
ル方式による半導体集積回路装置の平面図で、第２図は
、第１図を立体的に示した図である。
第１図、および第２図において、従来同様、電子計算機
による自動配置配線の結果、スタンダードセルが最適の
位置に配置され、このスタンダードセルを並べることに
よりスタンダードセル列１１を形成し、このスタンダー
ドセル列１１を数段の構成で、所定の論理回路を構成し
ている。
ここでは簡単の為に２段のスタンダードセル列１１ａ、
ｌｌｂが示されている。この集積回路において、スタン
ダードセル列内のスタンダードセルが動作のするための
電源電圧供給のＶＣＣ電源線、および接地されるＧＮＤ
電源線の配線は、各スタンダードセル列１１ａ、ｌｌｂ
内において、第１のアルミニウム（ＡＩ）層で、ｖｃｃ
電源線、およびＧＮＤ電源線となる部分を所定形状にパ
タニングして各々形成する。そして、これらの各スタン
ダードセルを並べると、この所定形状にパターニングさ
れたＶＣＣ電源線、ＧＮＤｉ４１線となる部分が夫々接
続されて第１のＶＣＣ電源線１２ａ％　１２ｂ％および
第１のＧＮＤ電源線１３ａ、１３ｂとなる。また各スタ
ンダードセルへの信号配線は、第２のアルミニウム（Ａ
Ｉ）層を、例えば第１のＶＣＣ電源線１２ａ、１２ｂ。
および第１のＧＮＤ電源線１３ａ、１３ｂと直交する方
向にバターニングして形成される第１の信号線１４ａ、
１４ｂから、第１のアルミニウム（ＡＩ）層をスタンダ
ードセル列１１ａ、ｌｌｂ方向にパターニングして形成
される第２の信号線１５ａ、１５ｂにヴイアホール１６
を介して接続される。さらにこの第１の信号線１５ａ、
１５ｂは、コンタクトホール１７ａを介してポリシリコ
ン配線１８に接続され、このポリシリコン配線１８は、
さらにコンタクトホール１７ｂを介して所定論理機能を
有する一つのスタンダードセルに接続される。またこれ
らスタンダードセル列１１ａ、ｌｌｂ内のスタンダード
セルの動作のための電源電圧の供給幹線として、第２の
アルミニウム（Ａ１）層を、例えば第１のＶＣＣ電源線
１２ａ、１２ｂ、および第１のＧＮＤ電源線１３ａ、１
３ｂと直交する方向にバターニングしてＶＣＣ電源幹線
１９　ａ　ｓ　１９　ｂ　ｓおよびＧＮＤ電源幹線２０
ａ、２０ｂを形成する。これらの幹線は、スタンダード
セル列１１ａ、ｌｌｂ内の第１のＶｃ　ｃ　電源線１２
ａ％　１２ｂ％および第１のＧＮＤ電源線１３ａ、１３
ｂと、これらの両端でヴイアホール１６を介して接続さ
れている。さらに、最上層位置に第２のＶＣＣ電源線２
１ａ１２１ｂ１および第２のＧＮＤ２２ａ、２２ｂ電源
線を第３のアルミニウム（Ａｌ）層で第１のＶｃ　Ｃｍ
綿線１２ａ、１２ｂｓおよび第１のＧＮＤ電源線１３ａ
、１３ｂと同一方向にパターニングして形成する。この
時、スタンダードセル列１１ａ、ｌｌｂを構成するスタ
ンダードセルの一つに、論理機能を持たないダミーのセ
ル２３ａ１２３ｂをヴイアホール１６開孔位置用として
組込んでおけば、開孔位置の場所を確実に確保すること
ができ、また電子計算機による自動配置配線の際、最適
の位置にこのダミーセル２３ａ、２３ｂを配置すること
も可能となる。またこのダミーセル２３ａ、２３ｂの上
部には、第２の゛アルミニウム層による信号線を配置し
ないようにする。この開孔位置としては、動作している
スタンダードセルに偏りがある場合もあることから、統
計的にみてスタンダードセル列１１ａ、ｌｌｂのほぼ中
間の位置が最適である。この第１のアルミニウム（ＡＩ
）層と、第３のアルミニウム（ＡＩ）層とを接続する部
分は、複数でも良いことは勿論である。
尚、この実施例では、第３のアルミニウム（Ａｌ）層か
ら直接第１のアルミニウム（Ａ１）層へヴイアホール１
６を開孔して接続したが、第１のヴイアホール開孔後、
第２のアルミニウム（ＡＩ）層を堆積、次に、この第２
のアルミニウム（ＡＩ）層へ第２のヴイアホールを開孔
、そして第３のアルミニウム（Ａ１）層を堆積という方
法を用いて段階的に第３のアルミニウム（ＡＩ）層と、
第１のアルミニウム（Ａ１）層とを接続してもよい。
また第３図は、上記の第１図、および第２図に示した実
施例の半導体集積回路装置の模式図であり、第１のＧＮ
Ｄ電源線１３ａ、１３ｂから、ＧＮＤｍ源幹線２０　ａ
　１２０　ｂ　ｓおよび第２の接地電源線２２ａ、２２
ｂへ流れる電流を矢印により示している。
このような構成の半導体集積回路装置によると、スタン
ダードセル列１１ａ、ｌｌｂ内に形成される第１のＶＣ
Ｃ電源線１２ａ％１２ｂ、および第１のＧＮＤ電源線１
３ａ、１３ｂに、第２のＶｃ　ｃ　ｔｒｉ源線綿線１　
ａ、　２１　ｂ、オニＣＦｍ２ノＧＮＤ電源線２２ａ、
２２ｂが接続されていることにより、第１のＶＣＣ電源
線１２ａ、１２ｂ。
および第１のＧＮＤ電源線１３ｇ、１３ｂ内の電流密度
を低下させることができ、このことから、これらの配線
を構成する金属層内において、エレクトロマイグレーシ
ョンの影響が低下して配線寿命が延び、よって高集積、
かつ回路寿命の長い、また信頼性の高い半導体集積回路
装置の提供が可能となる。
Ｃ発明の効果コ 以上説明したようにこの発明によれば、スタンダードセ
ル列内に第１のアルミニウム（ＡＩ）層で形成される一
第１のＶＣＣ電源線、および第１のＧＮＤ電源線に接続
して、第３のアルミニウム（Ａ１）層を第１のＶＣＣ電
源線、および第１のＧＮＤ電源線と同一方向にバターニ
ングして形成される第２のＶ。ｃｌＢ源線綿線よび第２
のＧＮＤ電源線を設けることにより、集積度増大によっ
て、第１９ＶＣＣ電源線、および第１のＧＮＤ電源線が
微細化されても電流密度が大幅に増加することがなく、
よって、この配線を構成する金属層内におけるエレクト
ロマイグレーションの影響が低減されて配線寿命が延び
、高集積、かつ回路寿命の長い、また信頼性の高い集積
回路装置が提供される。
また、スタンダードセル列上に、スタンダードセル列内
に形成される第１のＶＣＣ電源線、および第１のＧＮＤ
ｔ源線と綿線方向に、第３のアルミニウム（ＡＩ）層に
よって第２のＶＣＣ電源線、および第２のＧＮＤ電源線
を形成しているために、これらの方向とは異なる方向に
配置される第２のアルミニウム（ＡＩ）層で形成される
第１の信号線のスタンダードセル列上の通過を妨げるこ
となく、さらに前記第３のアルミニウム（ＡＩ）層を用
いて、第２の入力信号線を形成することも可能なスタン
ダードセル列内のＶＣＣ電源線、およびＧＮＤ電源線の
補強法となっている。
【図面の簡単な説明】
第１図は、この発明の一実施例の半導体集積回路装置を
示した平面図、第２図は、第１図の装置を立体的に示し
た図、第３図は、第１図を模式的に示した図、第４図は
、従来技術による半導体集積回路装置のチップ寸法とプ
ローブ検査歩留りの関係を表したグラフ、第５図は、従
来技術による半導体集積回路装置を示した平面図、第６
図は、第５図を立体的に示した図、第７図は、第４図を
模式的に示した図である。 １１ａ、ｌｌｂ・・・スタンダードセル列、１２ａ。 １２　ｂ−・・第１のＶＣＣ電源線、１３ａ、１３ｂ−
・・第１のＧＮＤ電源線、１４ａ、１４ｂ−・・第１の
入力信号線、１５ａ、１５ｂ・・・第２の人力信号線、
１６・・・ヴイアホール、１７ａ、１７ｂ・・・コンタ
クトホール、１８・・・ポリシリコン配線、１９ａ。 １９ｂ−Ｖｃｃ電源幹線、２０ａ、２０ｂ−・・ＧＮＤ
電源幹線、２１ａ、２１ｂ−第２のＶＣＣ電源線、２２
ａ、２２ｂ−・・第２のＧＮＤ電源線、２３ａ、２３ｂ
・・・ダミーセル、５１・・・スタンダードセル列、５
２−Ｖｃｃｆｌ！源線、５　綿線Ｇ　Ｎ　Ｄ電源線、５
４・・・第１の入力信号線、５５・・・第２の入力信号
線、５６・・・ヴイアホール、５７・・・コンタクトホ
ール、５８・・・ポリシリコン配線、５９・・・ＶＣＣ
電源幹線、６０・・・ＧＮＤ電源幹線。

Claims (2)

    【特許請求の範囲】
  1. （１）所定の単位論理機能を有する基本セルと、これら
    基本セルを接続する接続配線部とを備えたスタンダード
    セル方式の半導体集積回路装置において、基本セル内部
    の第１の電源線と基本セル列間の配線領域の第１の信号
    線とを第１方向に第１の導電体層で形成し、基本セル列
    群の電源幹線としての第２の電源線と基本セル列上を通
    過可能な第２の信号線とを第２方向に第２の導電体層で
    形成し、基本セルの第３の電源線を第１方向に第３の導
    電体層で形成し、少なくとも基本セル列の両端部で、第
    １の導電体層と、第２の導電体層とを接続し、少なくと
    も基本セル列の中央部で、第１の導電体層と、第３の導
    電体層とを接続することを特徴とする半導体集積回路装
    置。
  2. （２）第３の信号線を第１方向に第３の導電体層で形成
    することを特徴とする請求項（１）記載の半導体集積回
    路装置。
JP63321147A 1988-12-20 1988-12-20 半導体集積回路装置 Expired - Fee Related JPH0727968B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63321147A JPH0727968B2 (ja) 1988-12-20 1988-12-20 半導体集積回路装置
KR1019890018560A KR930009024B1 (ko) 1988-12-20 1989-12-14 반도체 집적회로장치
DE68924967T DE68924967T2 (de) 1988-12-20 1989-12-19 Integrierte Halbleiterschaltungsanordnung, die aus einem Sytem von Standardzellen besteht.
EP89123470A EP0374842B1 (en) 1988-12-20 1989-12-19 Semiconductor integrated circuit device of standard cell system
US07/737,846 US5095352A (en) 1988-12-20 1991-07-30 Semiconductor integrated circuit device of standard cell system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321147A JPH0727968B2 (ja) 1988-12-20 1988-12-20 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH02165652A true JPH02165652A (ja) 1990-06-26
JPH0727968B2 JPH0727968B2 (ja) 1995-03-29

Family

ID=18129327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321147A Expired - Fee Related JPH0727968B2 (ja) 1988-12-20 1988-12-20 半導体集積回路装置

Country Status (5)

Country Link
US (1) US5095352A (ja)
EP (1) EP0374842B1 (ja)
JP (1) JPH0727968B2 (ja)
KR (1) KR930009024B1 (ja)
DE (1) DE68924967T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517143A (ja) * 2014-05-01 2017-06-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 小面積デジタルＳｏＣのための適応スタンダードセルアーキテクチャおよびレイアウト技法
JP2017521871A (ja) * 2014-07-24 2017-08-03 クアルコム，インコーポレイテッド 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ｉｒ電圧降下、およびジッタの軽減
CN110582767A (zh) * 2017-05-01 2019-12-17 超威半导体公司 利用euv光刻的电网架构和优化

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031966B2 (ja) * 1990-07-02 2000-04-10 株式会社東芝 集積回路装置
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
DE4135654A1 (de) * 1991-10-29 2003-03-27 Lockheed Corp Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
JP2826446B2 (ja) * 1992-12-18 1998-11-18 三菱電機株式会社 半導体集積回路装置及びその設計方法
US5723908A (en) * 1993-03-11 1998-03-03 Kabushiki Kaisha Toshiba Multilayer wiring structure
US5539227A (en) * 1993-11-24 1996-07-23 Mitsubishi Denki Kabushiki Kaisha Multi-layer wiring
US5497027A (en) * 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
US5663677A (en) * 1995-03-30 1997-09-02 Lucent Technologies Inc. Integrated circuit multi-level interconnection technique
US5723883A (en) * 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5894142A (en) * 1996-12-11 1999-04-13 Hewlett-Packard Company Routing for integrated circuits
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6331733B1 (en) 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
US6308309B1 (en) * 1999-08-13 2001-10-23 Xilinx, Inc. Place-holding library elements for defining routing paths
US6625787B1 (en) * 1999-08-13 2003-09-23 Xilinx, Inc. Method and apparatus for timing management in a converted design
US6574711B2 (en) 1999-12-27 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
JP3390408B2 (ja) * 2000-05-29 2003-03-24 エヌイーシーマイクロシステム株式会社 半導体集積回路
US6396149B1 (en) * 2000-06-13 2002-05-28 Sun Microsystems, Inc. Method for double-layer implementation of metal options in an integrated chip for efficient silicon debug
US6502231B1 (en) 2001-05-31 2002-12-31 Applied Micro Circuits Corporation Integrated circuit template cell system and method
US7161226B2 (en) * 2003-10-20 2007-01-09 Industrial Technology Research Institute Multi-layered complementary wire structure and manufacturing method thereof
JP2008103610A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体集積回路の配線構造およびその設計方法と設計装置
US20090166843A1 (en) * 2007-12-27 2009-07-02 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
TWI376615B (en) * 2008-01-30 2012-11-11 Realtek Semiconductor Corp Power mesh managing method utilized in an integrated circuit
US8421205B2 (en) 2010-05-06 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Power layout for integrated circuits
US10658292B2 (en) 2017-04-24 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Metal patterning for internal cell routing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156751A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 半導体集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
JPS5837953A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 積層半導体集積回路装置
JPS5890740A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JPS59111344A (ja) * 1982-12-17 1984-06-27 Nippon Telegr & Teleph Corp <Ntt> 多層配線構造
EP0177336B1 (en) * 1984-10-03 1992-07-22 Fujitsu Limited Gate array integrated device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156751A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517143A (ja) * 2014-05-01 2017-06-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 小面積デジタルＳｏＣのための適応スタンダードセルアーキテクチャおよびレイアウト技法
JP2017521871A (ja) * 2014-07-24 2017-08-03 クアルコム，インコーポレイテッド 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ｉｒ電圧降下、およびジッタの軽減
CN110582767A (zh) * 2017-05-01 2019-12-17 超威半导体公司 利用euv光刻的电网架构和优化

Also Published As

Publication number Publication date
EP0374842B1 (en) 1995-11-29
JPH0727968B2 (ja) 1995-03-29
DE68924967T2 (de) 1996-05-15
EP0374842A2 (en) 1990-06-27
EP0374842A3 (en) 1990-08-01
KR900010998A (ko) 1990-07-11
US5095352A (en) 1992-03-10
DE68924967D1 (de) 1996-01-11
KR930009024B1 (ko) 1993-09-18

Similar Documents

Publication Publication Date Title
JPH02165652A (ja) 半導体集積回路装置
JP2668981B2 (ja) 半導体集積回路
JPS59172250A (ja) 万能配列体
US5258891A (en) Multichip module with multilayer wiring substrate
JPH0290651A (ja) 半導体集積回路
JPH0329342A (ja) 半導体装置
US5466956A (en) Semiconductor integrated circuit device with electrode for measuring interlayer insulator capacitance
US6686615B1 (en) Flip-chip type semiconductor device for reducing signal skew
US7288846B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
US4970572A (en) Semiconductor integrated circuit device of multilayer interconnection structure
US5294754A (en) Direct write EC single metal layer
US20060244150A1 (en) Memory Packages Having Stair Step Interconnection Layers
JP2674553B2 (ja) 半導体装置
US5138419A (en) Wafer scale integration device with dummy chips and relay pads
JPH1174362A (ja) 自動配置配線装置のためのライブラリ
US20040051174A1 (en) Electronic device with a voltage supply structure, semiconductor wafer with electronic devices, and associated production methods
JPH03274764A (ja) 半導体集積回路装置
JP2919162B2 (ja) Ｌｓｉパッケージの形成方法およびｌｓｉチップ
JPH07153844A (ja) 半導体集積回路装置
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JP2911980B2 (ja) 半導体集積回路装置
JPH0430452A (ja) 半導体集積回路装置
JPH06151590A (ja) 半導体集積回路装置
JPH04218943A (ja) １チップｌｓｉの製造方法
JPH04302161A (ja) 集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees