JPH02166523A - コンピュータの割込み誤動作防止装置 - Google Patents
コンピュータの割込み誤動作防止装置Info
- Publication number
- JPH02166523A JPH02166523A JP32062988A JP32062988A JPH02166523A JP H02166523 A JPH02166523 A JP H02166523A JP 32062988 A JP32062988 A JP 32062988A JP 32062988 A JP32062988 A JP 32062988A JP H02166523 A JPH02166523 A JP H02166523A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- computer
- interrupt processing
- prevention device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータの割り込み誤動作防止装置に係
り、特にマイクロコンピュータの割り込み誤動作防止装
置に関する。
り、特にマイクロコンピュータの割り込み誤動作防止装
置に関する。
従来の装置は、特公昭６１−３６６６５号公報に記載の
様に、マイクロコンピュータは、プログラムの各命令サ
イクルの終了時に割込み端子のレベルを検出することに
よって割込み要求の有無をチェックし、第３囚の様に、
マイクロコンピュータ３の割込み端子ＩＮＴが低レベル
になると６割り込み処理の要求と判断してプログラムカ
ウンタなはじめ各株のレジスタの内容をメモリ等圧退避
記憶させる。次忙１割込み処理プログラムの開始番地を
。
様に、マイクロコンピュータは、プログラムの各命令サ
イクルの終了時に割込み端子のレベルを検出することに
よって割込み要求の有無をチェックし、第３囚の様に、
マイクロコンピュータ３の割込み端子ＩＮＴが低レベル
になると６割り込み処理の要求と判断してプログラムカ
ウンタなはじめ各株のレジスタの内容をメモリ等圧退避
記憶させる。次忙１割込み処理プログラムの開始番地を
。
指定されたメモリより取り出しプログラムカウンタにセ
ットして割込み処理を開始させる１次いで割込み処理、
が終了すると、退避した各稲レジスタの内容な元忙戻し
て１元のプログラム処理に返る様和していた。
ットして割込み処理を開始させる１次いで割込み処理、
が終了すると、退避した各稲レジスタの内容な元忙戻し
て１元のプログラム処理に返る様和していた。
上記の従来技術では１割込み端子のノイズ対策について
、十分な配慮がされておらず１周囲の環境によっては、
外部人出機器等からのノイズで。
、十分な配慮がされておらず１周囲の環境によっては、
外部人出機器等からのノイズで。
割込み端子ラインに１割込み要求信号が乗った形となり
１割込み処理を開始してしまい、不要な割込み処理をす
るという問題があった。
１割込み処理を開始してしまい、不要な割込み処理をす
るという問題があった。
本発明の目的は、ノイズ等による割込み処理の動作開始
を防止するための、コンピュータの割込み誤動作防止方
法を提供することにある。
を防止するための、コンピュータの割込み誤動作防止方
法を提供することにある。
上記目的は、コンピュータの割込み処理を、従来の割込
みラインに入りてくる信号の有無によって動作開始させ
るのではなく、コンピュータノ割込み処理に１割込みラ
インに入って（る信号やノイズを複数回サンプリングし
１割込み処理のトリガーがノイズか信号か判定できる処
理回路を追加することＫよシ、達成される。
みラインに入りてくる信号の有無によって動作開始させ
るのではなく、コンピュータノ割込み処理に１割込みラ
インに入って（る信号やノイズを複数回サンプリングし
１割込み処理のトリガーがノイズか信号か判定できる処
理回路を追加することＫよシ、達成される。
本発明は、上記の様に０割込み処理において割込み要求
信号かノイズか判定してから実際の割込み処理に入るた
め、ノイズ等による割込み処理の誤動作を防止すること
ができる。
信号かノイズか判定してから実際の割込み処理に入るた
め、ノイズ等による割込み処理の誤動作を防止すること
ができる。
〔実施例〕
以下１本発明の一実施例を第１図及び第３図によシ説明
する。
する。
第１図に示すように、マイクロコンビ晶−夕１において
は１割込み要求信号が割り込み端子ＩＮＴＫ接続され、
又割込み要求信号によって起動させる判定回路の出力が
、入力ボートＡに接続されている。
は１割込み要求信号が割り込み端子ＩＮＴＫ接続され、
又割込み要求信号によって起動させる判定回路の出力が
、入力ボートＡに接続されている。
このマイクロコンピュータ１＆Ｃおける割込み処理の動
作を第２図を用いて説明する。
作を第２図を用いて説明する。
まず最初に割込み端子ＩＮＴが低レベルになると６割込
み処理要求として現在実行中のプログラムを中断して０
割込み処理プログラムを起動する。
み処理要求として現在実行中のプログラムを中断して０
割込み処理プログラムを起動する。
この時、同時に判定回路にもスタートがかかり。
所定の時間分だけ割込み端子に入ってくる信号のレベル
をサンプリングし、サンプリング終了後。
をサンプリングし、サンプリング終了後。
全サンプル数よシ多数決論理等の判定を行い、結果が１
割込み要求信号と出れば、入力ボートＡに割込み端子Ｉ
ＮＴに信号を送り、実際の割込み処理を行う０次に実際
の割込みプログラム処理が終了した時点で１元のプログ
ラム処理に戻る。
割込み要求信号と出れば、入力ボートＡに割込み端子Ｉ
ＮＴに信号を送り、実際の割込み処理を行う０次に実際
の割込みプログラム処理が終了した時点で１元のプログ
ラム処理に戻る。
本実施例によれば、サンプリング時間がタイマー回路に
より任意に設定できるので、マイクロコンピュータ内の
プログラムを変えずに６色々なシステム・外部入出力機
器忙対応でき、汎用性が増すという効果がある。
より任意に設定できるので、マイクロコンピュータ内の
プログラムを変えずに６色々なシステム・外部入出力機
器忙対応でき、汎用性が増すという効果がある。
本発明忙よれば、コンピュータの割込み処理において、
誤動作が防止できるので性能が向上の効果がある。
誤動作が防止できるので性能が向上の効果がある。
第１図は本発明の一実施例を示すブロック図。
第２図は第１図のマイクロコンピュータにおける割込み
処理フロー■、第３図は従来例を示す説明図である。 １．３・・・マイクロコンピュータ。 ２・・・判定回路。 ８ ｌ 可 ２ ｚ
処理フロー■、第３図は従来例を示す説明図である。 １．３・・・マイクロコンピュータ。 ２・・・判定回路。 ８ ｌ 可 ２ ｚ
Claims (1)
- １、割込み端子が所定レベルになると、実行中のプログ
ラム処理を中断して割込み処理を行うコンピュータによ
る制御装置において、当該制御装置の割込み処理に、そ
の処理動作の開始からある一定時間後までの後に、複数
回割込み信号をチェックし、当該信号がノイズによるも
のでないことをチェックできる判定処理回路を有するこ
とを特徴とするコンピュータの割込み誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32062988A JPH02166523A (ja) | 1988-12-21 | 1988-12-21 | コンピュータの割込み誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32062988A JPH02166523A (ja) | 1988-12-21 | 1988-12-21 | コンピュータの割込み誤動作防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166523A true JPH02166523A (ja) | 1990-06-27 |
Family
ID=18123541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32062988A Pending JPH02166523A (ja) | 1988-12-21 | 1988-12-21 | コンピュータの割込み誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166523A (ja) |
-
1988
- 1988-12-21 JP JP32062988A patent/JPH02166523A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| JPH02166523A (ja) | コンピュータの割込み誤動作防止装置 | |
| JPS6136665B2 (ja) | ||
| JPS5878239A (ja) | 演算制御回路 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| KR100220367B1 (ko) | 시리얼 데이터 수신 시스템 및 수신 방법 | |
| JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 | |
| JPH03119449A (ja) | 計算装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS6385831A (ja) | マイクロプロセツサの制御回路 | |
| JP2626119B2 (ja) | マイクロコンピュータ開発支援装置 | |
| JPS632922Y2 (ja) | ||
| JPH10340200A (ja) | 情報処理装置 | |
| JPH0512061A (ja) | アドレストレース記憶装置 | |
| JPS61121136A (ja) | 演算処理装置 | |
| JPS5920029A (ja) | センサ−信号取込装置 | |
| JPH05324410A (ja) | アドレスバスによるマイクロプロセッサの異常検出回路 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPH0290238A (ja) | 高負荷検証方式 | |
| JPH02282874A (ja) | シングルチップマイクロコンピュータ | |
| JPS60183641A (ja) | Ｃｐｕの暴走検知システム | |
| JPH03156647A (ja) | ウォッチドッグタイマ |