JPH0290238A - 高負荷検証方式 - Google Patents

高負荷検証方式

Info

Publication number
JPH0290238A
JPH0290238A JP63241856A JP24185688A JPH0290238A JP H0290238 A JPH0290238 A JP H0290238A JP 63241856 A JP63241856 A JP 63241856A JP 24185688 A JP24185688 A JP 24185688A JP H0290238 A JPH0290238 A JP H0290238A
Authority
JP
Japan
Prior art keywords
verification
function
correction
value
conflict
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63241856A
Other languages
English (en)
Inventor
Kazuo Chie
千枝 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63241856A priority Critical patent/JPH0290238A/ja
Publication of JPH0290238A publication Critical patent/JPH0290238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高負荷検証方式に関し、特に装置の高負荷状
態における機能検証を行うのに好適な検証方式に関する
ものである。
〔従来の技術〕
従来、単体の製品検査により正常と判断された各種装置
、例えば、処理装置や複数の入出力装置等を接続してシ
ステムを構成した場合、各装置の機能が正常に働かない
ことがあるので、このようなシステムの高負荷時の動作
検証を行う必要がある。この高負荷時の動作検証は、第
8図で示すように、被検証装置1の検証対象機能11に
対して検証プログラム3を実行することで行われる。こ
の検証プログラム3は、決められた検証条件31(例え
ばI10命令とCPUの命令の起動時間、データ長、命
令のタイプなど)により検証実行部32で検証を実行す
る。例えば、I10命令により装置を起動させておき、
ある時間間隔によりCPUの命令を実行させる。そして
、結果評価部33でその実行結果をもとに評価を行う。
結果評価部33は、検証実行部32の結果が期待するも
のであれば、正常に機能しているものとしていた。
なお、この種の装置としては特開昭62−171047
号公報が挙げられる。
〔発明が解決しようとする課題〕
上記従来技術では、検証用のプログラムを実行した結果
が正常に動作していれば、正しく動作しているものとし
て扱っているが、検証目的としている状態が発生してい
る保証が困難なため、検証精度の点で問題があった。ま
た、検証精度を上げるために測定装置等を付加し、最適
な検証条件(例えば、タイミングデータ)を設定しても
複数台の装置を対象とした場合に、各装置毎に検証条件
が微妙に異なるため装置毎にプログラムを変更する必要
がある。このため、適応装置への対応上の問題があった
本発明の目的は、このような従来の問題を解決し、検証
プログラムの変更をすることなく、検証精度を向上させ
る高負荷検証方式を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の高負荷検証方式は、
被検証装置の検証対象機能を検証する手段を有する高負
荷検証システムにおいて、上記被検証装置の動作状態を
保持する手段と、該動作状態をプログラムから読取る手
段と、上記動作状態を検証条件にフィードバック補正す
る手段とを設けたことに特徴がある。
〔作用〕
本発明においては、高負荷状態での動作を検証するプロ
グラムは、命令の実行時間、論理上の時間的な遅れ等の
装置固有な要素による影響が大きい。このため、装置固
有の要素に影響されず、安定した精度の保証が要求され
る。そこで、検証中の被試験装置の状態を検証プログラ
ムが読取り検証条件にフィードバック自動修正(例えば
、時間間隔やデータ長を変化させる)することを可能と
する。この結果、検証プログラムは、被検証装置に適合
した検証条件を自動的に作り出し、装置固有の物理的な
影響を抑え、検証精度の向上が可能となる。
〔実施例〕
以下、本発明の一実施例を、図面により詳細に説明する
第1図は、本発明の一実施例を示す高負荷検証システム
の機能構成図である。
第1図において、1は被検証装置、2は高負荷状態の動
作検証を行うための検証プログラム、11は動作検証の
対象となる被検証装置1の検証対象機能、12は装置の
動作状態を保持する装置状態保持部、21は検証条件の
初期値を設定する初期設定部、22は装置の動作状態(
競合状態)を検証条件にフィードバック補正する検証条
件比較補正部、23は自動的に補正された検証条件によ
り検証実行を行う検証実行部、24は検証実行結果をも
とに検証評価を行う検証結果評価部である。
従来の検証プログラム3は、あらかじめ設定された検証
条件に従って検証実行等を行うだけであった(被検証装
置に応じてプログラムの変更の必要があった)のに対し
、本実施例の検証プログラム2は、被検証装置1の装置
状態保持部12に保持された競合状態を受けて競合状態
の比較チエツクによる検証条件の自動補正機能を持つ点
が異なり、それにより、装置の高負荷状態を自動的に作
成し、検証精度の向上を図っている。ここでいう競合状
態としては、プロセッサ内部、チャネル内部、I10内
部などの場合が考えられる。すなわち、プロセッサ内部
(一部チャネルを含む)の場合は、■マルチCPU構成
時の共用メモリ、通信命令ぶつかりによる競合、■バッ
ファメモリ登録。
アドレス変換情報の登録のキャンセル、追出しの競合、
■メモリまたはバッファメモリ内特定領域でのCPU、
チャネルからの読出し、書替え動作の競合、■CPU、
CPU用内部障害処理と通常処理のぶつかりによる競合
などである。また、チャネル内部の場合は、■同一チャ
ネル下において複数I10を動作させた時の各制御信号
の競合。
■チャネル制御用メモリでのCPUとの競合などである
。さらに、I10内部の場合は、■複数のシステムまた
はチャネルからシェアされているIloの制御装置内部
での競合(I10データ処理中のデバイスからの非同期
割込み等)、■I10内部での障害処理中のI10起動
、またはT2O動作中の障害処理の競合などである。こ
れらの競合状態のことを単に「競合状態」という。
第2図は、第1図における装置状態保持部12の構成例
を示す図である。
装置状態保持部12は、被検証装置1の各機能の状態出
力信号を受けるゲート112と、そのゲート出力である
信号を記録保持するためのレジスタ111より構成され
る。ゲート112は各機能からの状態出力信号を被検証
装置使用中信号でサンプリングする。レジスタ111は
被検証装置の起動時にリセットされ、検証プログラム2
の検証結果評価部24で読出される。
第3図は、第1図における検証対象機能11の一例を示
す図である。ここで、121は機能A、122は状態出
力信号(機能Aの競合状態を示す信号)を出力するゲー
ト、123は一定時間経過後機能Aを使用する機能B、
124は直ちに機能Aを使用する機能Cを示している。
また、機能Aは、機能B、Cから共通に起動使用される
本来、上述したように機能Cは、機能Bよりも優先順位
が高いが、検証プログラム2から機能B(123)およ
び機能C(124)が起動されると。
機能B、Cは機能Aを共通に起動して使用する。
このとき、ゲート122により起動要求が競合したこと
を検出し、競合状態を状態出力信号とじて出力する。
第4図は、第1図における初期設定部21の処理動作フ
ローチャートである。以下、第4図のフローに従い、初
期設定動作について説明する。
初期設定部21は、検証条件比較補正部22の初期値を
設定する。まず、初期値T(Tは検証実行部23での機
能Bと機能Cの起動間隔を示す)を設定する(ステップ
401)。次にメモリ(図示せず)のエリアT。には検
証条件として競合状態が発生するTの下限値を格納記憶
する。メモリ(図示せず)のエリア子工には検証条件と
して競合状態が発生するTの上限値を格納記憶する。メ
モリ(図示せず)のエリアSには検証実行後の装置状態
を格納記憶する。各エリアT0.T工およびSをクリア
する(ステップ402)。エリアTaには初期設定時に
+αの値を設定する(ステップ403)。
ここで、エリアTヶは検証条件の補正値を格納するエリ
アであり、+αまたは−αの値を設定する。
第5図は、第1図における検証条件比較補正部22の処
理動作フローチャートである。以下、第5図のフローに
従い、検証条件比較補正処理について説明する。
検証条件の補正は、装置状態によりTの値を可変するこ
とで行う。装置状態はSの内容を比較チエツク(ステッ
プ501)することで競合状態の発生の有無を確認する
。競合状態が発生していなければエリアT、の補正値を
チエツク(ステップ502)し補正の方向を決める。た
だし、補正開始時は、競合状態が発生するまで増加方向
で補正する。このときに競合が発生したかどうかは、T
oが確定しているかどうかで判定する(ステップ503
)。 しかし、Tの値を増加させ続けると、検証条件の
最適状態からはずれ競合が発生しなくなる。この状態は
エリアT0の値が確定しているか(ステップ503)で
確認し、競合条件を通過していれば、補正値を減少方向
に変更する(ステップ504)。また、減少方向への補
正を続けると、増加時と同様に検証条件の最適状態から
はずれることになるが、前記補正値が不一致となり(ス
テップ502)、再度補正値を増加方向に変更する(ス
テップ505)。Tの値の補正は、補正値決定後Tに補
正値T4を加算する(ステップ511)ことで行う。
装置状態Sの内容チエツク(ステップ5o1)により、
競合状態発生中は、補正値をチエツク(ステップ506
)L、Tの下限値のT。およびTの上限値のT1の設定
を行う。エリアT0には初めて競合状態が発生したとき
(ステップ507)にその時のTの値を格納設定する(
ステップ508)。エリア子工には減少方向の補正によ
り初めて競合状態が発生したとき(ステップ509)に
その時のTの値を格納設定する(ステップ510)。
この補正処理を行うことで検証条件Tの値を競合の発生
する最適状態の範囲内に常時設定が可能となる。また、
エリアT、、T工の値は示した処理フローの中では直接
使用していないが、記録保持させておくことで、検証プ
ログラムの再起動時の初期値として学習機能を持たせる
ことが可能になる。
第6図は、第1図における検証実行部23の処理動作フ
ローチャートである。以下、第6図のフローに従い、検
証実行処理について説明する。
検証は特定の時間Tの間隔で機能B、Cを起動し、動作
させることで行う。まず、装置の動作を決定するデータ
の設定、設定コマンドの実行1機能B、C実行結果格納
領域のクリアをすることにより1機能A、B、Cの初期
化を行う(ステップ601)。次に機能Cの動作を開始
させるためのコマンドを実行することにより、機能Cを
起動する(ステップ602)。補正され九Tの値の間2
時間待ちを行い、機能Bを起動するまでの時間間隔を決
める(ステップ603)。次に機能Bの動作を開始させ
るためのコマンドを実行することにより、機能Bを起動
する(ステップ604)。この機能Bの起動により、機
能Cの動作との競合が発生することを期待する。そして
、機能Bおよび機能Cを動作させた結果得られる終了報
告があるまで待つ(ステップ605)。
第7図は、第1図における検証結果評価部24の処理動
作フローチャートである。以下、第7図のフローに従い
、検証結果評価処理について説明する。
評価は、機能B、Cの実行結果を取込み(ステップ70
2)、期待値と一致するか比較(ステップ703)チエ
ツクすることで行う。結果は期待値と不一致の場合のみ
エラーとして表示出力(ステップ704)する。検証実
行時の装置状態は装置状態保持部12より読取り、エリ
アSに格納(ステップ701)しておき、検証条件比較
補正部22に渡す。
〔発明の効果〕
以上説明したように1本発明によれば、従来装置固有な
物理的な要素による影響を自動的に補正することができ
るので、検証精度を向上できる。
また、性能の異なる装置に対しても、自動補正により検
証可能となり、検証プログラムの修正を必要としないた
め、プログラムの保守性、生産性も向上できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す高負荷検証システムの
機能構成ブロック図、第2図は第1図における装置状態
保持部を示す図、第3図は検証対象の一例を示すブロッ
ク図、第4図は第1図における初期設定部の処理動作フ
ローチャート、第5図は第1図における検証条件比較補
正部の処理動作フローチャート、第6図は第1図におけ
る検証実行部の処理フローチャート、第7図は第1図に
おける検証結果評価部の処理フローチャート、第8図は
従来の検証機能構成を示すブロック図である。 1:被検証装置、2:検証プログラム、12:装置状態
保持部、21:初期設定部、22:検証条件比較補正部
、23:検証実行部、24:検証結果評価部。 特許出願人 株式会社 日立製作所

Claims (1)

    【特許請求の範囲】
  1. 1、被検証装置の検証対象機能を検証する手段を有する
    高負荷検証システムにおいて、上記被検証装置の動作状
    態を保持する手段と、該動作状態をプログラムから読取
    る手段と、上記動作状態を検証条件にフィードバック補
    正する手段とを設けたことを特徴とする高負荷検証方式
JP63241856A 1988-09-27 1988-09-27 高負荷検証方式 Pending JPH0290238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241856A JPH0290238A (ja) 1988-09-27 1988-09-27 高負荷検証方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241856A JPH0290238A (ja) 1988-09-27 1988-09-27 高負荷検証方式

Publications (1)

Publication Number Publication Date
JPH0290238A true JPH0290238A (ja) 1990-03-29

Family

ID=17080530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241856A Pending JPH0290238A (ja) 1988-09-27 1988-09-27 高負荷検証方式

Country Status (1)

Country Link
JP (1) JPH0290238A (ja)

Similar Documents

Publication Publication Date Title
US4423508A (en) Logic tracing apparatus
US4535455A (en) Correction and monitoring of transient errors in a memory system
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JPS5958547A (ja) マイクロプログラム制御装置のエラ−処理方式
US4839895A (en) Early failure detection system for multiprocessor system
US5261084A (en) Error judgment method
US20010052114A1 (en) Data processing apparatus
JPH0290238A (ja) 高負荷検証方式
US7457986B2 (en) Apparatus and method for using variable end state delay to optimize JTAG transactions
EP0655686B1 (en) Retry control method and device for control processor
JPS6118045A (ja) プログラムの暴走検出方式
JPS6127778B2 (ja)
JPH0213334B2 (ja)
JPH0319574B2 (ja)
JPS6270947A (ja) デバグ割込み制御方式
JPH04275664A (ja) プロセッサ間相互監視方法及びその装置
JPH02263243A (ja) コンピュータの暴走処理装置
JPS6217844A (ja) 情報処理装置
JPH05324410A (ja) アドレスバスによるマイクロプロセッサの異常検出回路
JPH05108384A (ja) マイクロプロセツサ
JPS59123054A (ja) イニシアル検出方式
JPS59218555A (ja) マイクロプログラム制御装置
JPS63150732A (ja) プログラム走行監視装置
JPS62190533A (ja) 割込マスク制御方式
JPS6256544B2 (ja)