JPH02168641A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に係り、特に所定の
ウニハエ程が終了した半導体クエへを個別のチップに分
割し、良品チップのみを選別するにあたりその選別を容
易にするマーキング方法に関するものである。

〔従来の技術〕

従来の半導体装置の製造工程においては、所定のウニハ
エ程が終了した半導体ウェハ（以下、単にウェハという
）上の複数の半導体チップ（以下、単にチップという）
が所望の電気特性を有しているか否かを測定し、その良
否を判定するための工程を含んでいる（通常この工程を
ウェハテスト工程と称する）。このウェハテスト工程に
おいては、電気特性を測定し、良否を測定するための技
術ももちろん重要であるが、一つ一つのチップ（半導体
装置を中に含む）に対する良否の判定マークをこれらチ
ップ−つ一つにいかに付与するかも重要な技術の一つで
ある。従来はこのマーキング方法として、インク付着に
よるマーキング方法が周知の技術として最もよく用いら
れてきた。

第３図はこのインク付着による従来のマーキング方法を
示す概略構成図である。この図において、１は測定しよ
うとするウェハに対応したプローブカード、２は測定用
の探針、３は判別用のインクをチップに付着させるため
のマーカ（インカとも称す）、４はウェハ、５はこのウ
ェハ４の載置台、６は前記ウェハ４の電気特性を測定し
、その良否を判定する制御装置である。

第４図（ａ）、（ｂ）は、第３図に示すマーカ３の動作
例をそれぞれ示す構成図である。マーカ３の構成素子と
しては、インク溜め３１、マーカ用針３２、電磁石３４
、鉄片部３５およびインク３６を含む。なお、３３は支
点である。

次に上記第３図および第４図（ａ）、（ｂ）を用いて従
来のインク付着によるマーキング方法を説明する。

まず、所定のウニハエ程が終了したウェハ４を載置台５
の上に載せる。このとき、通常はプローブカード１に対
応してウェハ４の横方向、縦方向、および回転方向の三
方向の位置決め（アライメント）を行う。測定に際して
は、まず、所望のウェハ４上におけるチップの電気特性
が測定１判定できるよう、に探針２およびプローブカー
ド１をウェハ４に対向配設し、ウェハ４の電気特性を測
定し、良否を判定する制御装置６のセットを行う。次に
ウェハ４上の所定の電極部分（図示せず）に探針２を接
触させ、制御装置６により測定用の電気信号がプローブ
カード１および探針２を通してウェハ４に印加される。

しかる後、その測定結果が探針２およびプローブカード
１を通り制御装置６に伝送される。これに応じて制御装
置６は、所定のプログラムと比較してチップの良否判定
を行う。ここでは、インクを打てという電気信号がマー
カ３へ伝送され、これに応じてウェハ４のチップ上にイ
ンクが付着される。

次にマーカ３の動作を第４図（ａ）、（ｂ）に基づいて
詳細に説明する。

通常、インクを打てという電気信号がないときには、マ
ーカ３は第４図（ａ）のような状態になっている。すな
わち、マーカ３の主要部分であるマーカ用針３２の先端
は、インク溜め３１中のインク３６内に完全に入ってい
る。ここで、インクを打てという電気信号が′ｒＬ磁石
３４に伝送されると、その信号に応じて電磁石３４が磁
化され、これにより鉄片部３５が吸着される。鉄片部３
５が吸着されると、第４図（ｂ）のように、マーカ３は
その支点３３を中心に矢印方向に回転し、マーカー用針
３２の先端部がインク溜め３１の外に出る。その結果、
マーカ用針３２の先端部に付着していたインク３６がウ
ェハ４上の所定のチップに付着する。

以上がインク付着によるマーキング方法の概要であるが
、実際にはウェハ４に大量に製作されたチップを全て測
定し、その良否を判定するために、半導体装置を構成す
るチップの大きさに応じて載置台５が上下方向、あるい
は水平、垂直方向に規則的に移動する機構を付与したり
、またはインクを付着させるタイミングも測定時（すな
わち、探針２がウェハ４に接触し、測定信号等の電気信
号が制御装置６を基にしてやりとりされるとき）に行う
のではなく、不良の判定、すなわちインクを打てという
電気信号を一度記憶させた後、数チップ分まとめてイン
クによるマーキングを実行するというように改良がなさ
れている。しかしながら、インク３６を付着させる機構
は大略第４図（、ａ）、（ｂ）に示すとおりである。す
なわち、インク３６を付着させるための電気信号を電磁
石３４に伝送し、この信号により電磁石３４を磁化させ
てマーカ用針３２の先端部を移動させ、この先端部に付
着したインク３６をチップに付着させるものである。次
にインクを打てという電気信号がなくなると、電磁石３
４の磁化がなくなるので、鉄片部３５は電磁石３４から
離れる。この復元には、例えばバネ（図示せず）が通常
用いられている。

通常、ウェハ４には多量の半導体装置が同時に形成され
ており、この半導体装置を含むチップの処理時間（すな
わち、例えば載置台５を移動させ、探針２をウェハ４に
接触させて種々の電気特性の測定を行い、その結果の良
否判定を行うとともに、不良品に判別用のマーキング行
う時間）については、量産性を考慮すれば個々の処理時
間は短くなければならない。そのため、インク３６を付
着する時間もできるだけ短く、しかも確実に行わなけれ
ばならない。また、ウェハ４上に付着するインク３６の
形状は、常にチップの形状に比較して適度の大きさでな
ければならない。例えばインク３６の形状が大きすぎて
チップサイズより大きくなれば、良品のチップにもイン
ク３６が付着してしまうので、良品のチップもこれによ
り不良と誤認される。また、インク３６の形状が小さす
ぎれば不良品であることの判別が困難になる。このため
インクの形状を適度の大きさに調整するには多大の注意
力と労力を要していた。

以上のように欠点は有しながらも、実用面では簡便な代
替案がないため、インク付着によるマーキング方法は、
多くのウェハ４のテスト工程、特にこの後に特別なウニ
ハエ程を要しないウェハ、すなわちウニハエ程が終了し
たクエへのテスト工程に用いらている。

ところが、ウニハエ捏上の制約から、ウェハテスト後に
も、ウニハエ程を施す必要のある機種、すなわちウニハ
エ程の途中でウェハテストを実施せざるを得ない機種が
近年実用化されつつある。

その−例として、ＧａＡｓ　（ガリウム砒素）ウェハ上
に形成されるＦＥＴ（電界効果トランジスタ）のうち、
特に高出力用トランジスタがある。

この高出力トランジスタで従来までに多く実用に供せら
れたものとしては、フリップチップ型（Ｆｌｉｐ−ｃｈ
ｉｐ型）と呼ばれるものがある。このフリップチップ型
のＧａＡｓＦＥＴの概念を示す断面図を第５図に示す。

この図においては、ＧａＡｓウェハ２１上にソース電極
２２およびドレイン電極２３が形成され、この両者の中
間領域（通常チャンネル領域と称する）にゲート電極２
４が形成されている。

ＧａＡｓウェハ２１とソース電極２２およびドレイン電
極２３はオーミック接触をなし、ＧａＡｓウェハ２１と
ゲート電極２４はショットキー接触をなしている構造の
ＦＥＴ（通称ＭＥＳＦＥＴ）が最も周知の構造のＧａＡ
ｓＦＥＴである。多くの電流を安定に流すためおよび放
熱効果を高めるためにこのソース電極２２．ドレイン電
極２３の外部への引き出し用電極として金メツキ部２５
および２６が形成されている。ただし、ゲート電極２４
に対して同様に外部への引出し電極が形成されるが、チ
ャンネル領域以外に延長されたゲート電極２４上に通常
この金メツキ部は形成されるので、第５図においては、
図示されていない。もちろん通常の高出力トランジスタ
においては、１チツプ上に複数のソース部分（ソース電
極およびその金メツキ部）、ドレイン部分（ドレイン電
極およびその金メツキ部）、ゲート部分（ゲート電極お
よびその金メツキ部）が形成されるが、第５図において
はその基本ユニットのみ表示している。

一方、ＧａＡｓウェハ２１の厚み（１）はウニハエ程投
入の初期では、約５ＱＯ１，Ｌｍ程度であるが、ウニハ
エ程終了時（すなわち第５図の状態）では約２００μｍ
程度まで薄く削られている。これに比較して金メツキ部
分２５．２６の厚みは約１０μｍ程度であり、ソース電
極２２．ドレイン電極２３およびゲート電極２４の厚み
は全て１μｍ以下である。

第５図の状態に形成されたクエへに対しては、電気特性
測定、およびその結果に基づくマーク付与等は前述した
インク付着方法で詳述した方法を用いることが可能であ
る。

また、良否の判定後マークが付着された後は、周知のチ
ップ分割方法、例えばダイアモンドスクライバを用いて
表面上にチップの大きさに応じた罫書きを施し、しかる
後に何らかの外力を加えて個別のチップに分割し、マー
クを付与していない良品のチップのみを組立てれば良い
。この際、インク付着により容易に不良チップが判別で
きる。

さらに必要であればチップの外観検査を施すことにより
、組立て以後の歩留り向上に寄与できることは周知の通
りである。

以上フリップチップ型においては、ウェハテスト工程前
に全てウニハエ程が終了しており、しかもウェハの厚み
が２００μｍ程度であるので、前述の電気特性測定、お
よびインク付着によるマーキング法を適用することが可
能である。

以上のフリップチップ型と異なるものとして、バイアホ
ール型（Ｖｉａ　Ｈｏ１ｅ型）と呼ばれるものが実用化
されてきた。このバイアホール型のＧａＡｓＦＥＴの概
念を示す断面図を第６図に示す。

この図においては、ＧａＡｓウェハ２１上にソース電８
ｉ２２およびドレイン電極２３が形成され、この両者の
中間領域（チャンネル領域）にゲート電極２４が形成さ
れている。ＧａＡｓウェハ２１とソース電ｔｉ２２およ
びドレイン電極２３はオーミック接触をなし、ＧａＡｓ
ウェハ２１とゲート電極２４はショットキー接触をなし
ている構造のＦＥＴ（通称ＭＥＳＦＥＴ）であることは
フリップチップ型のＦＥＴと同じである。多くの電流を
安定に流すためおよび放熱効果を高めるためにソース電
極２２．ドレイン電極２３の外部への引き出し用電極と
して金メツキ部２５おび２６が第５図の場合と同じよう
に形成されており、図示はしていないがゲート電極２４
の外部への引出し用電極として同様にゲート電極２４上
にも金メツキ部が形成されている。第６図においては、
その基本ユニットのみを表示しているが、実際にはソー
ス部分、ドレイン部分、ゲート部分は１チツプ上に複数
形成されている。また、ソース電極２２およびドレイン
電極２３に対応する部分には、ウェハ裏面より表面のソ
ース電極２２およびドレイン電極２３にそれぞれ貫通す
る穴（Ｖｉａ　）Ｉｏｌｅ：バイアホールと称する）が
形成され、その穴を金メツキで完全に埋めた状態になっ
ている。つまり、ソース電極２２に貫通するバイアホー
ルに埋め込まれたソース金メツキ部２７．およびドレイ
ン電極２３に貫通するバイアホールに埋め込まれたドレ
イン金メツキ部２８が形成されている。

ＧａＡｓウェハ２１の厚み（１）は、最終ウニハエ程後
、すなわち第６図の状態では約３０μｍ程度である。こ
れに比較して金メツキ部分２５゜２６の厚みは約５μｍ
程度であり、ソース電極２２、ドレイン電８ｉ２３およ
びゲート電極２４の厚みはすべて１μｍ以下である。

このパイヤホール型ＦＥＴにおいては、ＧａＡｓウェハ
２１の厚み（１）の制御および金メツキ部分をも含めた
全体の厚みの制御が非常に重要である。すなわち、ソー
ス電極２２およびドレイン電Ｖｉ２３に対応するパイヤ
ホールを裏面からエツチングして形成する場合に、Ｇａ
Ａｓウェハ２１の厚み（１）が、ウェハ内でばらついて
いる場合には、パイヤホールの形状が一定しない結果に
なり、バイアホールの穴が小さい場合には、ソース電極
２２およびドレイン電極２３から充分に電流を取り出す
ことができなくなるとともに、放電効果が悪くなる。反
対にパイヤホールの穴が大きい場合には、極端な場合、
ソース電極２２．ドレイン’に＆２３よりパイヤホール
の穴がはみ出した場合には、そのウェハは不良となって
しまう。

以上の制約から、チップの電気特性を測定し、その良否
のマーキングを従来のインク付着による方法で行うこと
は、付着されるインクの形状（インクの大きさおよび厚
み）を均一に保ち続けることが、現実的に不可能である
ため、適応することかで籾ない。そのため、このパイヤ
ホール型のＧａＡｓＦＥＴに対しては、インク付着によ
るマーキングに代る方法として、例えば金メツキ部分に
傷を付ける方法を適用している。

以下、この方法の概略を説明する。

第４図（ａ）において、マーカ３の構成要素のうち、イ
ンク溜め３１およびインク３６のみを取りはずしたもの
を用意する。なお、その他の条件は詳述したインク付着
によるマーキング方法と同じである。電気特性の測定の
結果、不良と判定された場合には、電磁石３４が磁化さ
れる信号（すなわち、インク付着によるマーキング方法
ピおいて”インクを打てという信号”に相当する）が電
磁石３４に伝送され、これにより鉄片部３５が吸着され
る。鉄片部３５が吸着されると、マーカ３はその支点３
３を中心に矢印方向に回転し、マーカ用針３２に先端部
がウェハ４の表面に近づく。

このマーカ用針３２のストローク（移動距離）を適度に
制御してやれば、マーカ用針３２の先端部がウェハ４上
に達することが可能であり、この先端部がソース電極２
２あるいはドレイン電極２３の金メツキ部分２５．ある
いは２６に接触するように制御することにより、不良の
マーク（傷）をチップの表面に付着させることが可能で
ある。

（発明が解決しようとする課題） 上述したように、インク付着によるマーキング方法が適
応できるウェハ４のインクの付着は、チップの形状に比
較して適度な大きさにし、かつ短時間で付着できるもの
でなければならず、インクの形状が大きすぎてチップサ
イズより大きくなると、良品のチップにもインクが付着
していしまい、不良チップと誤認される欠点がある。ま
た、インクの形状が小さすぎると、良、不良の判定が困
難になる欠点がある。しかし、インクの形状を適度な大
きさに調整するには多大の注意力と労力を要していた。

また、インク付着によるマーキング法が適用できないウ
ェハ４に対しては、例えばマーキング部分に傷を付ける
方法が適用されているが、この傷によるマークは、必然
的に小さいものとする必要があるため、個々のチップに
分割した後、このマークを目印にして良品のチップを選
別する場合に、顕微鏡による判別をしなければ容易に判
別することができない。また、ウェハ厚が薄い場合には
衝撃に対して弱く、ウェハテストおよびマーキングを行
うことが困難である等の問題点を有していた。

この発明は、上記のような従来の問題点を解決するため
になされたもので、どのような半導体ウェハに対しても
インク等を用いて不良品に判定マークを付与することが
でき、かつ明確な判定マークを確実に付与することがで
きる半導体装置の製造方法を得ることを目的とするもの
である。

（課題を解決するための手段〕 この発明に係る半導体装置の製造方法は、半導体ウェハ
上に形成されたチップの電気的特性を測定してその良否
の判定を行い、この判定結果に基づいて不良チップに微
細な第１のマークを付与する第１のマーキング工程と、
第１のマーキング工程において付与された第１のマーク
に基づいて不良チップの表面または裏面に前記第１のマ
ークよりも識別が容易な第２のマークを付与する第２の
マーキング工程を含むものである。

〔作用〕

この発明においては、プロセス上の制約から、インクを
付着させるマーキング方法等が適用できない不良チップ
に対し微細な第１のマークを付与し、この第１のマーク
に基づいてインクを付着させてさらに大きい第２のマー
クを表面または裏面に付与することから、良否判定のた
めのマークは適度の大きさに、かつ明確に表示され、良
、不良の判別が容易となる。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図（ａ）〜（ｅ）はこの発明の一実施例を説明する
ための図で、第１図（ａ）はＧａＡｓウェハ１１上に形
成されたチップの電気特性を測定し、不良のチップに微
細な第１のマーク１３を付与した状態を示す上面図であ
る。この場合のマーク（第１のマークという）１３は、
例えば前述したマーカ用針３２の先端でつける傷を意味
する。

第１図（ｂ）は、第１図（ａ）の状態以降、所望のパイ
ヤホール形成工程が終了したＧａＡｓウェハ１１をウェ
ハ裏面がガラス円板１２に接するように貼り付け（貼り
付は法は例えばワックスによる方法等周知の方法による
）、チップ上に形成された第１のマーク１３に対応して
、第２のマーク１４をチップ表面に付与した状態を示す
。第１のマーク１３の有無の判定に関しては、例えばチ
ップ状態をテレビ画像上に投影させ、それに基づいて人
間が判定しても良く、また、最新のパターン認識技術を
応用すれば、自動的に第１のマーク１３の有無を判定す
ることも可能である。また、第２のマーク１４の付与に
対しては、前述したインク付着による方法を利用しても
良いし、その他明瞭なマークを付与する方法であれば必
ずしもこれに限定する必要はない。

第１図（Ｃ）は、第１図（ｂ）のＡ−Ａ’による断面図
である。

第１図（ｂ）以降は、周知のチップ分割方法、例えばダ
イヤモンドスクライバを用いて表面上にチップの大きさ
に応じた罫書きを施し、しかる後に、例えばワックスを
溶かすことにより、ＧａＡｓウェハ１１全体をガラス円
板１２より取りはずし、個別のチップに分割する。その
後、チップ洗浄、乾燥等を行った後でマークの付着して
いない良品チップのみを選択し、組立れば良い。この場
合に、不良チップには第２のマーク１４が明瞭に付与さ
れているため、良否のチップ判定を容易に行うことが可
能である。（この際必要であれば、さらにチップの外観
検査を施すことにより、組立て以降の歩留り向上に寄与
できることは周知の通りである。） 第２図（ａ）〜（Ｃ）はこの発明の他の実施例を説明す
るための図で、第２図（ａ）はＧａＡｓウェハ１１に形
成されたチップの電気特性を測定し、不良の第１のマー
ク１３を付与した状態を裏面から見た図である。この場
合の第１のマーク１３は、例えば前述したマーカ用針の
先端でつける傷を意味する。

第２図（ｂ）は、第２図（ａ）の状態以降、所望のパイ
ヤホール形成工程が終了したＧａＡｓウェハ１１を、ウ
ェハ表面がガラス円板１２に接するように貼り付け（貼
り付は方法は、例えばワックスによる方法など周知の方
法による）、チップ上に形成された第１のマーク１３に
対応して、第１のマーク１３よりも識別が容易な第２の
マーク１４をチップ裏面に付与した状態を示す図である
。第１のマーク１３の有無の判定に関しては、例えばガ
ラス円板７２を通して観察したチップ表面状態をテレビ
画像上に投影させ、それに基づいて人間が判定しても良
く、また、最新のパターン認識技術を応用すれば、自動
的に第１のマーク１３の有無を判定することも可能であ
る。また、第２のマーク１４の付与に対しては、前述し
たインク付着による方法を利用しても良いし、その他明
瞭なマークを付与する方法であれば必ずしもこれに限定
する必要はない。また、第２図（ｂ）はチップの大きさ
に応じてＧａＡｓウェハ１１上に溝を形成する方式（Ｇ
ａＡｓウェハ１１上に溝をエツチングを用いて形成する
ため、エッチカット方式を通称している）の例を示して
おり、初めにウェハ表面から溝を形成し、しかる後にウ
ェハ裏面からこれに対応する箇所に溝を形成し、最終的
に貫通する溝を形成するものである。そのため、この方
式を適応したＧａＡｓウェハ１１は個別のチップ状態が
整列した状態でワックスによりガラス円板１２に貼り付
けられた状態である。この際に使用するガラス円板１２
およびワックスは、これを通してチップ表面を観察する
ため、透明であることが望ましい。

第２図（ｃ）は、第２図（ａ）のＡ−Ａ’線による断面
図である。

第２図（Ｃ）以降は、ワックスを溶かすことにより、Ｇ
ａＡｓウェハ１１全体をガラス円板１２より取りはずし
、個別のチップに分割する。その後、チップ洗浄、乾燥
等を行った後で第１．第２のマーク１３．１４の付着し
ていない良品チップのみを選択し、組立てれば良い。こ
の場合に、不良チップに第２のマーク１４が明瞭に付与
されているため、良否のチップ判定を容易に行うことが
可能である。（この際、チップの外観検査を施せば、組
立て以降の歩留り向上に寄与できることは前述の例と同
様である。） なお、上記各実施例ではＧａＡｓＦＥＴをもとに説明し
てきたが、この発明はこれに限定されるものではない。

また、マークの付与方法も実施例に示す方法に限定され
るものではない。

〔発明の効果〕

この発明は以上説明したとおり、半導体ウェハ上に形成
されたチップの電気的特性を測定してその良否の判定を
行い、この判定結果に基づいて不良チップに微細な第１
のマークを付与する第１のマーキング工程と、第１のマ
ーキング工程において付与された第１のマークに基づい
て不良チップの表面または裏面に前記第１のマークより
も識別が容易な第２のマークを付与する第２のマーキン
グ工程を含むので、不良チップに明瞭な不良マークを付
与することが可能となる。この結果、個別のチップに分
割した場合、チップの良否の判別が容易に行えるため、
チップに分割した後の作業性が向上するという効果があ
る。

また、第１のマークを観察し、この第１のマークに基づ
いてチップの良否を判定する工程は、周知のパターン認
識技術を利用すれば、自動化することも可能であり、さ
らに、第２のマークの付与方法も、チップが整列した状
態であるため、周知の技術（例えば前述したインク付着
によるマーキング方法）を利用すれば、自動化すること
も容易である。

また、第２のマーキング方法として、例えば鉄粉等の磁
性体を油等の溶剤に溶かしたインクを付与する方法等を
採用すれば、このインクが付着した不良チップのみ、磁
石を利用して一括して取り除くということも可能である
。

上記のように、この発明によれば、従来の装置に若干の
変更を加えるだけで、不良チップに対し確実なマークを
付与できる効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例のマーキング方法を説明す
る概略構成図、第２図はこの発明の他の実施例のマーキ
ング方法を説明する概略構成図、第３図はウェハテスト
工程およびマーキング方法を示す概略構成図、第４図は
、第３図のマーキングの動作を説明するための構成図、
第５図はフリップチップ型ＧａＡｓＭＥＳＦＥＴの概略
を示す断面図、第６図はパイヤホール型ＧａＡｓＭＥＳ
ＦＥＴの概略を示す断面図である。 図において、１はプローブカード、２は測定用の探針、
３はマーカ、４は半導体ウェハ、５は載置台、６は制御
装置、１１はＧａＡｓウェハ、１２はガラス円板、１３
は第１のマーク、１４は第２のマークである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 第２図 第 図 ：　プロー７゛カード ６：制御装置 第 図 第 図 手 続 補 正　書（自発）　　・１．′ 平成　　　　　　２字ｊ 惺セ廿　　年　　月　　　日 １、事件の表示 特願昭６３−３２４２３２号 発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者　志　岐　
守　哉 ４、代理人 住　所　　　　東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 氏名　（７３７５）弁理士大岩増雄 （連絡先０３（２１３）３４２１持許部）　・泣ム２／
５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）　　明細書の第４頁８行の［ここでは、インクを
打てＪを、「ここでは不良と判定された場合には、イン
クを打て」と補正する。 （２）同じく第１３頁６行の「放電」を、「放熱」と補
正する。 （３）同じく第２０頁１８行の１式を通称している）」
を、「式と通称している）」と補正する。 以　　上

Claims (1)

【特許請求の範囲】
1. 半導体ウェハ上に形成されたチップの電気的特性を測定
   してその良否の判定を行い、この判定結果に基づいて不
   良チップに微細な第１のマークを付与する第１のマーキ
   ング工程と、前記第１のマーキング工程において付与さ
   れた第１のマークに基づいて前記不良チップの表面また
   は裏面に前記第１のマークよりも識別が容易な第２のマ
   ークを付与する第２のマーキング工程を含むことを特徴
   とする半導体装置の製造方法。