JPH02168774A - フエーズロツクループ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオ装置に係わり、特に量子化された３値同
期形ビデオ信号の水平同期信号に同期しタフロックパル
スを発生するフェーズロックルーズ装置に関するもので
ある。

〔従来の技術〕

第２図は３値同期形ビデオ信号を例示する図でｈ？）、
８３図は従来のフェーズロックループ（以下ＰＬＬと記
す。）装置を示すブロック図である。

第２図に示した３値同期形ビデオ信号１１は、ハイビジ
ョンビデオ信号として用いられている。

そして、この３値同期形ビデオ信号１１は、通常の負極
性同期信号１２の直後に正極性同期信号１３を付加した
ものである。基準エッヂ１４は、３値開期信号が負から
正へ立ち上がったときベデヌタルレベル１５を越える点
として与えられる。なお、このビデオ信号１１のそれぞ
れの部位のレベルは図示のように配分されている。

次に、第３図を参照して従来のＰＬＩ、装置について説
明する。

第３図において、入力端子２１から入力された３値同期
形・・イビジョンビデオ信号２２１−１ｉ、、バッファ
アンプ２３全通して低インピーダンスのビデオ信号２４
となる。この低インピーダンスビデオ信号２４は同期分
離回路２５．サンプルホールド回路２６．コンパレータ
２Ｔに供給される。同期分離回路２５はこの低インピー
ダンスビデオ信号２４から負極性同期信号２８を抽出し
、これをパルス発生回路２９とゲート回路３０に送る。

パルス発生回路２９は、この負極性同期信号２８から、
第２図に示した正極性同期信号１３の後部に位置するバ
ンクポーチサンプルパルス２９Ａを発生し、サンプルホ
ールド回路２６に送る。これを受けたサンプルホールド
回路２６は、このバックポーチサンプルパルス２９Ａに
よυ、低インピーダンスビデオ信号のバックポーチの電
位を捉えて第２図に示したペデスタルレベル１５を与え
る。そして、このヘテスタルレベル１５’ｌ＆コーパレ
ータ２１へ送ル。コンパレータ２７は、このペデスタル
レベル１５により低インピーダンスビデオ信号２４をス
ライスし、入力された３値同期形ハイビジョンビデオ信
号２２の基準位相に関する情報３１をゲト回路３０に与
える。

ゲート回路３０は、このコンパレータ２７の出力である
基準位相に関する情報３１を同期分離回路２５からの同
期信号２８によりゲートして、基準位相のエッヂ１４の
みを取シ出し、位相比較器３３の一方の入力に与える。

この位相比較器３３の別の入力にはカウンタ回路３４か
ら出力される水平同期パルス３５が入力される。この水
平同期パルス３５は、発振器３６の出力であるクロック
パルス３７がカウンタ回路３４で水平同期周波数と同じ
周波数までカウントダウンされて得られたものである。

位相比較器３３の出力３８は発振器３６にフィードバッ
クされ、従ってクロックパルス３γと水平同期パルス３
５は、３値同期形ハイビジョンビデオ信号２２中の水平
同期信号と同期する。なお、これらのクロックパルス３
１と水平同期バルク３５は出力端子３９．４０より外部
へ送出される。

〔発明が解決しようとする課題〕

しかし、上述した従来のＰＬＬ装置は次のよう力欠点が
ある。すなわち、基準位相のエッヂ１４を得るためにコ
ンパレータ２７が必要であり、従って同期分離を二重に
行うことになる。さらにゲート回路３０や位相比較器３
３も必要であり、装置が大きくなるという問題がある。

そこで本発明の目的は、３値同期形ハイビジョンビデオ
信号の性質を利用することにより、付加的な回路を不要
としたＰＬＬ装置を提供することにある。

〔課題を解決するだめの手段〕

上記の目的を達成するため、本発明のＰＬＬ装置は、入
力された３値同期形ハイビジョンビデオ信号から同期信
号を分離する同期分離回路と、この分離された同期信号
からバックポーチサンプルパルスを発生するパルス発生
回路と、このバックポーチサンプルパルスにより３値同
期形ノ・イビジョンビデオ信号のペデスタル電位を取シ
出す第１のサンプルホールド回路と、３値同期形ノ・イ
ビジョンビデオ信号の水平同期信号と同期したクロック
パルスを発生する発振器と、このクロックパルスをカウ
ントダウンして水平同期パルスを発生するカウンタ回路
と、３値同期形ノ・イビジョンビデオ信号を水平同期パ
ルスによりサンプルホールドする第２のサンプルホール
ド回路と、第１のサンプルホールド回路により得られる
ペデスタル電位と第２のサンプルホールド回路によυ得
られる電位の差を検出してクロックパルスを発生する発
振器へフィードバックする差分検出回路とを具備するも
のである。

〔作用〕

したがって、本発明によれば、３値同期形ノ・イビジョ
ンビデオ信号を利用して基準位相のエッヂを得ることに
より、簡単な回路構成によってビデオ信号中の水平同期
信号に同期したクロツクバルスが得られる。

〔実施例〕

以下、本発明について図面を参照１−て説明する。

第１図は本発明によるＰＬＬ装置の一実施例を示すブロ
ック図である。

第１図において、入力端子５１からバッファアンプ５２
に入力された３値同期形ハイビジョンビデオ信号５３は
、インピーダンス変換されて低インピーダンスビデオ信
号５４と彦シ、第１のサンプルホールド回路５５．第２
のサンプルホールド回路６８．同期分離回路５６にそれ
ぞれ送出される。この同期分離回路５６は、通常のビデ
オ信号から同期信号を取シ出すものと同種のもので、入
力された低インピーダンスビデオ信号５４から負極性同
期信号５ｒを抽出し、パルス発生回路５８に送出する。

これを受けたパルス発生回路５８は、この負極性同期信
号５γから同期の直後の映像の始まる前の位相を示すパ
ルス（バックポーチサンプルパルス５９）を発生し、第
１のサンプルホルト回路５５に送出する。このサンプル
ホールド回路５５は、バックポーチサンプルパルス５９
によってペデスタル電位６０を低インピーダンスビデオ
信号５４から取シ出し、差分検出回路６１の一方の入力
にする。

一方、発振器６２は目的とするクロックパルス６３を発
生し、これをカウンタ回路６４とクロックパルス出力端
子６５に送出している。このカウンタ回路６４は、入力
されたクロックパルス６３をカウントダウンし、水平同
期パルス６６を第２のサンプルホールド回路６８と水平
同期パルス出力端子６９に送出している。また、第２の
サンプルホールド回路６８は、水平同期パルス６６によ
υ低インピーダンスビデオ信号５４の任意の位相を取シ
出して、差分検出回路６１へ送る。これにより、差分検
出回路６１は、前記ペデスタル電位６０と水平同期パル
ス６６にて抜き取った電位との差を発振器６２ヘフイー
ドバツクする。ここで、発振器６２．カウンタ回路６４
．第２のサンプルホールド回路６８．差分検出回路６１
よ多構成されるフィードバックループは、ペデスタル電
位６０が基準であシ、低インピーダンスビデオ信号５４
においてこの点を上下するのは、水平同期の基準位相付
近に限られるため、水平同期パルス６６は基準位相と一
致することになる。

〔発明の効果〕

以上説明したように、本発明のＰＬＬ装置は、３値同期
形ハイビジョンビデオ信号の性質を利用して基準位相の
エッヂを得ることにより、従来のように二重の同期分離
を行っだシ、付加的な回路を用いることなく、簡単な回
路構成によってビデオ信号中の水平同期信号に同期した
クロックパルスを得ることができる。従って、従来よシ
も、ノ・−ドウエアを削減できるとともに、スペースの
節約やコストダウンを図れる効果がある。

【図面の簡単な説明】

第１図は本発明によるフェーズロックループ（ＰＬＬ）
装置の一実施例を示すブロック図、第２図は通常の３値
同期形ノ・イビジョンビデオ信号の一例を示す図、第３
図は従来のフエーズロツクルプ装置の一例を示す図であ
る。 ５２・・ｍｅバッファアン７’、５５・・・・第１のサ
ンプルホールド回路、５６・拳魯魯同期分離回路、５８
・・拳・パルス発生回路、６１・・・・差分検出回路、
６２・・・−発振器、６４・・・・カウンタ回路、６８
・・争・第２のサンプルホールド回路。

Claims (1)

【特許請求の範囲】
1. 入力された３値同期形ハイビジョンビデオ信号から同期
   信号を分離する同期分離回路と、この分離された同期信
   号からバックポーチサンプルパルスを発生するパルス発
   生回路と、このバックポーチサンプルパルスにより前記
   ３値同期形ハイビジョンビデオ信号のペデスタル電位を
   取り出す第１のサンプルホールド回路と、前記３値同期
   形ハイビジョンビデオ信号の水平同期信号と同期したク
   ロックパルスを発生する発振器と、このクロックパルス
   をカウントダウンして水平同期パルスを発生するカウン
   タ回路と、前記３値同期形ハイビジョンビデオ信号を前
   記水平同期パルスによりサンプルホールドする第２のサ
   ンプルホールド回路と、前記第１のサンプルホールド回
   路により得られるペデスタル電位と第２のサンプルホー
   ルド回路により得られる電位の差を検出し、前記クロッ
   クパルスを発生する発振器へフィールドバックする差分
   検出回路とを具備することを特徴とするフェーズロック
   ループ装置。