JPH02186659A - スタンダードセル配置手法 - Google Patents
スタンダードセル配置手法Info
- Publication number
- JPH02186659A JPH02186659A JP1006303A JP630389A JPH02186659A JP H02186659 A JPH02186659 A JP H02186659A JP 1006303 A JP1006303 A JP 1006303A JP 630389 A JP630389 A JP 630389A JP H02186659 A JPH02186659 A JP H02186659A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- connection information
- circuit connection
- standard cell
- connection strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタンダードセル配置手法に関し、特に接続強
度の強い順に優先的に近接してセルを配置するスタンダ
ードセル配置手法に関する。
度の強い順に優先的に近接してセルを配置するスタンダ
ードセル配置手法に関する。
従来スタンダードセル方式の半導体装置の設計手法とし
てのこの種のスタンダードセル配置手法は、接続強度を
与える場合、第３図の流れ図に示すように、回路接続情
報１と論理設計情報２（論理動作、論理属性、信号線の
流れ）にもとづき論理解析を行なって（ステップａ）接
続強度３を与えていた。
てのこの種のスタンダードセル配置手法は、接続強度を
与える場合、第３図の流れ図に示すように、回路接続情
報１と論理設計情報２（論理動作、論理属性、信号線の
流れ）にもとづき論理解析を行なって（ステップａ）接
続強度３を与えていた。
上述した従来のスタンダードセル配置手法は、接続強度
を与える場合、回路接続情報の他に論理設計情報を必要
とするので、（１）回路接続情報設計者の論理設計情報
を作成する工数がかかる、（２）論理設計情報を解析す
る論理解析プログラムが必要、（３）論理設計情報を解
析する時間がかかる（ｃｐｕタイム）という欠点がある
。
を与える場合、回路接続情報の他に論理設計情報を必要
とするので、（１）回路接続情報設計者の論理設計情報
を作成する工数がかかる、（２）論理設計情報を解析す
る論理解析プログラムが必要、（３）論理設計情報を解
析する時間がかかる（ｃｐｕタイム）という欠点がある
。
本発明の目的は、回路接続情報設計者が容易に接続強度
を与えることができ、短時間で接続強度か強い順に優先
的に近接してセルを配置することができるスタンタート
セル配置手法を提案することにある。
を与えることができ、短時間で接続強度か強い順に優先
的に近接してセルを配置することができるスタンタート
セル配置手法を提案することにある。
本発明のスタンダードセル配置手法は回路接続情報及び
接続強度に基ついて接続強度の高い順に近接してセルを
配置するスタンタートセル配置手法において、論理回路
図に基づいて優先的に近接配置することにより所定機能
を実現するセルの組毎に同一のへツタを付加して前記回
路接続情報を作成する工程と、前記回路接続情報をもと
に同一のへツタを有するセル間の接続にヘッダが異なる
セル間の接続より高い値を与えて前記接続強度を与える
工程とを有するというものである。
接続強度に基ついて接続強度の高い順に近接してセルを
配置するスタンタートセル配置手法において、論理回路
図に基づいて優先的に近接配置することにより所定機能
を実現するセルの組毎に同一のへツタを付加して前記回
路接続情報を作成する工程と、前記回路接続情報をもと
に同一のへツタを有するセル間の接続にヘッダが異なる
セル間の接続より高い値を与えて前記接続強度を与える
工程とを有するというものである。
第１図は本発明の一実施例の流れ図である。
］１は回路接続情報であって、回路接続情報設計者か所
与の論理回路図に基ついて、優先的に近接配置すること
により所定機能を実現するセルの絹毎に同一のベツグを
付加したもの、Ｃは回路接続情報１１をもとに同一のへ
ツタを有するセル間の接続にヘッダが異なるセル間の接
続より高い接続強度１３を付与する処理て、回路接続情
報設計者が行ってもよいし、しかるべきコンピュータプ
ログラムを使用してもよい。回路接続情報１１と接続強
度１３が得られれば、従来例と同様に自動配置プログラ
ムを使用して接続強度の高い順に近接してセルを配置す
ればよい。
与の論理回路図に基ついて、優先的に近接配置すること
により所定機能を実現するセルの絹毎に同一のベツグを
付加したもの、Ｃは回路接続情報１１をもとに同一のへ
ツタを有するセル間の接続にヘッダが異なるセル間の接
続より高い接続強度１３を付与する処理て、回路接続情
報設計者が行ってもよいし、しかるべきコンピュータプ
ログラムを使用してもよい。回路接続情報１１と接続強
度１３が得られれば、従来例と同様に自動配置プログラ
ムを使用して接続強度の高い順に近接してセルを配置す
ればよい。
第２図に回路接続情報の例を示す。第２図（ａ、 ）は
論理回路図、第２図（ｂ）は第２図（ａ、 ）に対応す
る回路接続情報である。４．ａ、４ｂはそれぞれ優先的
に近接配置したい機能ブロック、５ａ〜５ｇは各ゲー１
〜に付加されているゲート名である。機能ブロック４ａ
に属している各ゲー１へのゲート名にはＡ′”というヘ
ッダ、４１）に属している各ゲートのゲート名には“Ｂ
′”というヘッダが付加されている。各ヘッダの次の数
値０１〜０４はグー１〜番号である。■０１〜ＩＯ７は
インバータ（図示しない）を表示するインデックス、Ｉ
ＮＶはインバータ、ＮＯＲはノアゲート、ＮＡＮはナン
トゲートを表わす。
論理回路図、第２図（ｂ）は第２図（ａ、 ）に対応す
る回路接続情報である。４．ａ、４ｂはそれぞれ優先的
に近接配置したい機能ブロック、５ａ〜５ｇは各ゲー１
〜に付加されているゲート名である。機能ブロック４ａ
に属している各ゲー１へのゲート名にはＡ′”というヘ
ッダ、４１）に属している各ゲートのゲート名には“Ｂ
′”というヘッダが付加されている。各ヘッダの次の数
値０１〜０４はグー１〜番号である。■０１〜ＩＯ７は
インバータ（図示しない）を表示するインデックス、Ｉ
ＮＶはインバータ、ＮＯＲはノアゲート、ＮＡＮはナン
トゲートを表わす。
回路接続情報設計者は、通常ケート名を決める場き、機
能ことに同一のへツタをもつケート名とする。一方、Ｌ
ＳＩの高性能化のためには機能ことに近接してセルを配
置する必要がある。同一のヘッダをもつセル間の接続に
ヘッダが異なるセル間の接続より高い接続強度を与える
ことにより、この要請は満足されるが、従来は、そのよ
うな手法かとられていなかったのである、。
能ことに同一のへツタをもつケート名とする。一方、Ｌ
ＳＩの高性能化のためには機能ことに近接してセルを配
置する必要がある。同一のヘッダをもつセル間の接続に
ヘッダが異なるセル間の接続より高い接続強度を与える
ことにより、この要請は満足されるが、従来は、そのよ
うな手法かとられていなかったのである、。
以上説明したように本発明は、優先的に近接して配置し
たい各セルに同一のヘッダを付加して回路接続情報を作
成し、同一のヘッダを有するセル間の接続に、ヘッダが
異なるセル間の接続より強い接続強度を与えることによ
り、回路接続情報設計者か容易に接続強度を与えること
ができ、高性能集積回路に適したスタンダードセルの配
置を短時間で実現できる効果かある。
たい各セルに同一のヘッダを付加して回路接続情報を作
成し、同一のヘッダを有するセル間の接続に、ヘッダが
異なるセル間の接続より強い接続強度を与えることによ
り、回路接続情報設計者か容易に接続強度を与えること
ができ、高性能集積回路に適したスタンダードセルの配
置を短時間で実現できる効果かある。
第１図は本発明の第１の実施例の流れ図、第２図（ａ）
は第１の実施例を説明するための論理回路図、第２図（
ｂ）は第２図（ａ）に対応する回路接続情報を示す図、
第３図は従来例の流れ図である。
は第１の実施例を説明するための論理回路図、第２図（
ｂ）は第２図（ａ）に対応する回路接続情報を示す図、
第３図は従来例の流れ図である。
１．１１・・・回路接続情報、２・・論理設計情報、３
．１３・・・接続強度、４ａ、４．ｂ・・・機能ブロッ
ク、５ａ〜５ｇ・・ゲート名、Ａ、Ｂ・・ヘッダ。
．１３・・・接続強度、４ａ、４．ｂ・・・機能ブロッ
ク、５ａ〜５ｇ・・ゲート名、Ａ、Ｂ・・ヘッダ。
Claims (1)
- 回路接続情報及び接続強度に基づいて接続強度の高い順
に近接してセルを配置するスタンダードセル配置手法に
おいて、論理回路図に基づいて優先的に近接配置するこ
とにより所定機能を実現するセルの組毎に同一のヘッダ
を付加して前記回路接続情報を作成する工程と、前記回
路接続情報をもとに同一のヘッダを有するセル間の接続
にヘッダが異なるセル間の接続より高い値を与えて前記
接続強度を与える工程とを有することを特徴とするスタ
ンダードセル配置手法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006303A JPH02186659A (ja) | 1989-01-13 | 1989-01-13 | スタンダードセル配置手法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006303A JPH02186659A (ja) | 1989-01-13 | 1989-01-13 | スタンダードセル配置手法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186659A true JPH02186659A (ja) | 1990-07-20 |
Family
ID=11634609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006303A Pending JPH02186659A (ja) | 1989-01-13 | 1989-01-13 | スタンダードセル配置手法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180259A (ja) * | 1990-11-14 | 1992-06-26 | Mitsubishi Electric Corp | 自動配置配線装置 |
-
1989
- 1989-01-13 JP JP1006303A patent/JPH02186659A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180259A (ja) * | 1990-11-14 | 1992-06-26 | Mitsubishi Electric Corp | 自動配置配線装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001749B1 (ko) | 프로그래머블 논리회로 | |
| JPH02186659A (ja) | スタンダードセル配置手法 | |
| TW465190B (en) | Circuit and method for implementing combinatorial logic functions | |
| JPS60169150A (ja) | 集積回路 | |
| JPH03225949A (ja) | ディスプレイドライバー集積回路 | |
| JP2000100950A (ja) | クロックスキュー低減方法及びシステム | |
| JPH0815393A (ja) | 半導体集積回路のデータ入出力回路 | |
| JPS6033666A (ja) | 論理階層構造をもつ論理回路図 | |
| JPS6236575A (ja) | 過渡解析モデル方式 | |
| JPH0471071A (ja) | アナログ／ディジタル混載集積回路のシミュレーション方法 | |
| JPH05175334A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JPH0578062B2 (ja) | ||
| JPH06163696A (ja) | 同電位端子のグルーピング方法 | |
| JPS6361368A (ja) | 論理回路形成方式 | |
| JPH01286441A (ja) | アナログｉｃのレイアウト設計方式 | |
| JPH09197011A (ja) | フィールドプログラマブルゲートアレイのマッピング方法 | |
| JPH0822486A (ja) | 論理回路シミュレ−ション方法 | |
| JPH10116301A (ja) | Ｌｓｉチップレイアウト装置 | |
| JPS62132346A (ja) | 標準セル | |
| JPH0652248A (ja) | ファンアウト調整方式 | |
| JPS6143815A (ja) | 初期設定方式 | |
| JPH05206270A (ja) | 半導体装置の製造方法 | |
| JPS61180450A (ja) | 半導体集積回路 | |
| JPS61198755A (ja) | 半導体集積回路 | |
| JPS582056A (ja) | 回路選択可ｉｃパツケ−ジ方式 |