JPH0311569B2 - - Google Patents
Info
- Publication number
- JPH0311569B2 JPH0311569B2 JP58057920A JP5792083A JPH0311569B2 JP H0311569 B2 JPH0311569 B2 JP H0311569B2 JP 58057920 A JP58057920 A JP 58057920A JP 5792083 A JP5792083 A JP 5792083A JP H0311569 B2 JPH0311569 B2 JP H0311569B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- divided
- bias
- flip
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超電導素子、特にジヨセフソン接合を
使つた論理回路のうち、フリツプフロツプ回路に
関するものである。
使つた論理回路のうち、フリツプフロツプ回路に
関するものである。
超電導素子であるジヨセフソン接合は超高速で
スイツチングするため、これを使つて超高速の計
算機を構成することができる。計算機の処理装置
は複雑に論理回路を結線して構成するが、これら
の論理回路のうちフリツプフロツプ回路は情報を
保守する重要な役目をしている。従来技術による
フリツプフロツプ回路は文献Davidson“Ａ
Josephson Latch”IE3 SC−13 No.５（1974）
583〜590に詳細に記載されているが、さらに改良
した回路例は文献Tsui“SGA with Single Rail
Data Input”IBM TDB ’79 vol.21 5055に記
載されている。つぎに従来技術を交流電源駆動方
式の論理回路を用いて説明し、その問題点を示
す。一般に交流電源駆動方式の論理回路は第１図
に示す２極性の平坦化された交流電圧１００で駆
動される。論理回路は平坦化された電圧の部分で
論理動作を行うため、この平坦な電圧が継続する
部分を活性時間Taといい、交流電圧が零を通過
するときに論理回路がリセツトされるので上記の
平坦化された電圧の部分以外の部分を不活性時間
Tnという。活性時間Taの始まり時間をT1とす
る。第２図はフリツプフロツプ回路の概念を示す
図で、フリツプフロツプ回路はマスタフリツプフ
ロツプ回路１０５とスレーブフリツプフロツプ回
路１１０に分かれ、マスタフリツプフロツプ回路
１０５は不活性時間Tnの間情報を保守し、スレ
ーブフリツプフロツプ回路１１０は活性時間Ta
の開始時T1にマスタフリツプフロツプ回路１０
５の情報を読み出す役目をしている。マスタフリ
ツプフロツプ回路１０５とスレーブフリツプフロ
ツプ１１０との間は配線１０６で結合しており、
配線１０６に流れる電流をスレーブフリツプフロ
ツプ回路が上記T1で読みとる。スレーブフリツ
プフロツプ回路１１０には電源配線４００を介し
て交流電力が供給され、スレーブフリツプフロツ
プ回路１１０はマスタフリツプフロツプ回路１０
５から読んだ情報の肯定出力を端子１１２へ、否
定出力を端子１１３に出力する。
スイツチングするため、これを使つて超高速の計
算機を構成することができる。計算機の処理装置
は複雑に論理回路を結線して構成するが、これら
の論理回路のうちフリツプフロツプ回路は情報を
保守する重要な役目をしている。従来技術による
フリツプフロツプ回路は文献Davidson“Ａ
Josephson Latch”IE3 SC−13 No.５（1974）
583〜590に詳細に記載されているが、さらに改良
した回路例は文献Tsui“SGA with Single Rail
Data Input”IBM TDB ’79 vol.21 5055に記
載されている。つぎに従来技術を交流電源駆動方
式の論理回路を用いて説明し、その問題点を示
す。一般に交流電源駆動方式の論理回路は第１図
に示す２極性の平坦化された交流電圧１００で駆
動される。論理回路は平坦化された電圧の部分で
論理動作を行うため、この平坦な電圧が継続する
部分を活性時間Taといい、交流電圧が零を通過
するときに論理回路がリセツトされるので上記の
平坦化された電圧の部分以外の部分を不活性時間
Tnという。活性時間Taの始まり時間をT1とす
る。第２図はフリツプフロツプ回路の概念を示す
図で、フリツプフロツプ回路はマスタフリツプフ
ロツプ回路１０５とスレーブフリツプフロツプ回
路１１０に分かれ、マスタフリツプフロツプ回路
１０５は不活性時間Tnの間情報を保守し、スレ
ーブフリツプフロツプ回路１１０は活性時間Ta
の開始時T1にマスタフリツプフロツプ回路１０
５の情報を読み出す役目をしている。マスタフリ
ツプフロツプ回路１０５とスレーブフリツプフロ
ツプ１１０との間は配線１０６で結合しており、
配線１０６に流れる電流をスレーブフリツプフロ
ツプ回路が上記T1で読みとる。スレーブフリツ
プフロツプ回路１１０には電源配線４００を介し
て交流電力が供給され、スレーブフリツプフロツ
プ回路１１０はマスタフリツプフロツプ回路１０
５から読んだ情報の肯定出力を端子１１２へ、否
定出力を端子１１３に出力する。
第３図はスレーブフリツプフロツプ回路１１０
に使う分割給電形３接合磁束結合量子干渉回路
（以下分割3JI回路という）を示す図で、ａは回路
図、ｂはシンボルを示す図である。分割3JI回路
は第３図ａに示すように３個のジヨセフソン接合
２０１，２０２，２０３と４個のインダクタ２０
５で２個の超電導ループを構成している。それぞ
れの超電導ループのインダクタ２０５にはダンピ
ング抵抗２０６が並列に接続されている。ジヨセ
フソン接合２０２は他の２個のジヨセフソン接合
２０１，２０３の２倍の最大超電導電流Imを流
すことができる。各々の超電導ループのインダク
タの中点に配線２１０，２１１、抵抗２０７を介
して電流が供給され、出力線２１２はインダクタ
２０５の一端に接続される。コントロール線２０
８はインダクタ２０５の近傍に配置され、コント
ロール線２０８に流れるコントロール電流Icによ
り発生する磁束は各々の超電導ループと鎖交す
る。第４図は従来技術によるスレーブフリツプフ
ロツプ回路を示す回路図で、この回路は一般に
Self Gate AND（SGA）回路といわれる。この
SGA回路は４個の分割3JI回路３００ａ，３００
ｂ，３００ｃ，３００ｄと２個のバイアス抵抗３
０１と２個の抵抗３０３により構成される。第１
の分割3JI回路３００ａは電源線４００よりバイ
アス抵抗３０１を介して給電され第２、第４の分
割3JI回路３００ｂ，３００ｄのコントロール線
を介して接地されている。第１の分割3JI回路３
００ａのコントロール線２０８ａはマスタフリツ
プフロツプ回路１０５とスレーブフリツプフロツ
プ回路１１０間の配線１０６に接続される。第２
の分割3JI回路３００ｂは電源線４００よりバイ
アス抵抗３０１を介して給電され、第３の分割
3JI回路３００ｃのコントロール線を介して接地
する。第３、第４の分割3JI回路３００ｃ，３０
０ｄはそれぞれ第１、第２の分割3JI回路３００
ａ，３００ｂの出力より抵抗３０３を介して給電
される。つぎに第４図に示す従来回路の動作原理
を説明する。最初に配線１０６に電流が流れてい
る場合に、電源電圧が0Vから順次大きくなると
すると、初めはいずれの分割3JI回路も超電導状
態にあるから、電源電圧が大きくなるにつれて抵
抗３０１を介し第１、第２の分割3JI回路３００
ａ，３００ｂに流れる電流は増加する。第１の分
割3JI回路３００ａのコントロール線２０８ａに
は配線１０６を介して電流が流れているため、ま
ず第１の分割3JI回路３００ａが電圧状態に推移
する。そのため抵抗３０１を介して第１の分割
3JI回路３００ａに流れていた電流は第３の分割
3JI回路３００ｃに流れ、第２、第４の分割3JI回
路３００ｂ，３００ｄのコントロール線に流れる
電流はなくなる。さらに電源電圧が大きくなると
抵抗３０１、第２の分割3JI回路３００ｂを介し
て第３の分割3JI回路３００ｃのコントロール線
に流れる電流が大きくなり、第３の分割3JI回路
３００ｃは電圧状態に推移する。この状態では肯
定側出力端子１１２に電圧が表われ否定側出力端
子１１３は零電位であり、入力信号に相当した相
補出力（肯定、否定出力）が各端子に表われてい
る。つぎに配線１０６に電流が流れていない場合
を考えると、この場合第１の分割3JI回路３００
ａはコントロール線２０８ａに電流が流れていな
いので電圧状態には推移しない。電源電圧が大き
くなるにつれて第１の分割3JI回路３００ａを介
して第２、第４の分割3JI回路３００ｂ，３００
ｄのコントロール線に流れる電流は大きくなるの
で、最終的には第２、第４の分割3JI回路３００
ｂ，３００ｄはともに電圧状態に推移する。この
状態で第１の分割3JI回路３００ａのコントロー
ル線２０８ａに配線１０６を介してコントロール
電流が流れ、第１の分割3JI回路３００ａが電圧
状態に推移したとしても第３の分割3JI回路３０
０ｃのコントロール線に電流が流れていないの
で、第３の分割3JI回路３００ｃは超電導状態に
止まつている。この状態では肯定側出力端子１１
２は零電位で、否定側出力端子１１３には電圧が
表われ、入力信号に相当した相補出力が出力端子
に表われる。
に使う分割給電形３接合磁束結合量子干渉回路
（以下分割3JI回路という）を示す図で、ａは回路
図、ｂはシンボルを示す図である。分割3JI回路
は第３図ａに示すように３個のジヨセフソン接合
２０１，２０２，２０３と４個のインダクタ２０
５で２個の超電導ループを構成している。それぞ
れの超電導ループのインダクタ２０５にはダンピ
ング抵抗２０６が並列に接続されている。ジヨセ
フソン接合２０２は他の２個のジヨセフソン接合
２０１，２０３の２倍の最大超電導電流Imを流
すことができる。各々の超電導ループのインダク
タの中点に配線２１０，２１１、抵抗２０７を介
して電流が供給され、出力線２１２はインダクタ
２０５の一端に接続される。コントロール線２０
８はインダクタ２０５の近傍に配置され、コント
ロール線２０８に流れるコントロール電流Icによ
り発生する磁束は各々の超電導ループと鎖交す
る。第４図は従来技術によるスレーブフリツプフ
ロツプ回路を示す回路図で、この回路は一般に
Self Gate AND（SGA）回路といわれる。この
SGA回路は４個の分割3JI回路３００ａ，３００
ｂ，３００ｃ，３００ｄと２個のバイアス抵抗３
０１と２個の抵抗３０３により構成される。第１
の分割3JI回路３００ａは電源線４００よりバイ
アス抵抗３０１を介して給電され第２、第４の分
割3JI回路３００ｂ，３００ｄのコントロール線
を介して接地されている。第１の分割3JI回路３
００ａのコントロール線２０８ａはマスタフリツ
プフロツプ回路１０５とスレーブフリツプフロツ
プ回路１１０間の配線１０６に接続される。第２
の分割3JI回路３００ｂは電源線４００よりバイ
アス抵抗３０１を介して給電され、第３の分割
3JI回路３００ｃのコントロール線を介して接地
する。第３、第４の分割3JI回路３００ｃ，３０
０ｄはそれぞれ第１、第２の分割3JI回路３００
ａ，３００ｂの出力より抵抗３０３を介して給電
される。つぎに第４図に示す従来回路の動作原理
を説明する。最初に配線１０６に電流が流れてい
る場合に、電源電圧が0Vから順次大きくなると
すると、初めはいずれの分割3JI回路も超電導状
態にあるから、電源電圧が大きくなるにつれて抵
抗３０１を介し第１、第２の分割3JI回路３００
ａ，３００ｂに流れる電流は増加する。第１の分
割3JI回路３００ａのコントロール線２０８ａに
は配線１０６を介して電流が流れているため、ま
ず第１の分割3JI回路３００ａが電圧状態に推移
する。そのため抵抗３０１を介して第１の分割
3JI回路３００ａに流れていた電流は第３の分割
3JI回路３００ｃに流れ、第２、第４の分割3JI回
路３００ｂ，３００ｄのコントロール線に流れる
電流はなくなる。さらに電源電圧が大きくなると
抵抗３０１、第２の分割3JI回路３００ｂを介し
て第３の分割3JI回路３００ｃのコントロール線
に流れる電流が大きくなり、第３の分割3JI回路
３００ｃは電圧状態に推移する。この状態では肯
定側出力端子１１２に電圧が表われ否定側出力端
子１１３は零電位であり、入力信号に相当した相
補出力（肯定、否定出力）が各端子に表われてい
る。つぎに配線１０６に電流が流れていない場合
を考えると、この場合第１の分割3JI回路３００
ａはコントロール線２０８ａに電流が流れていな
いので電圧状態には推移しない。電源電圧が大き
くなるにつれて第１の分割3JI回路３００ａを介
して第２、第４の分割3JI回路３００ｂ，３００
ｄのコントロール線に流れる電流は大きくなるの
で、最終的には第２、第４の分割3JI回路３００
ｂ，３００ｄはともに電圧状態に推移する。この
状態で第１の分割3JI回路３００ａのコントロー
ル線２０８ａに配線１０６を介してコントロール
電流が流れ、第１の分割3JI回路３００ａが電圧
状態に推移したとしても第３の分割3JI回路３０
０ｃのコントロール線に電流が流れていないの
で、第３の分割3JI回路３００ｃは超電導状態に
止まつている。この状態では肯定側出力端子１１
２は零電位で、否定側出力端子１１３には電圧が
表われ、入力信号に相当した相補出力が出力端子
に表われる。
第３図ａに示す分割3JI回路の第１、第３のジ
ヨセフソン接合２０１，２０３の最大超電導電流
をそれぞれ50μA、第２のジヨセフソン接合２０
２の最大超電導電流を100μAとし、４個のインダ
クタ２０５をそれぞれ６PH（＝L/2）としたとき
の分割3JI回路のしきい値特性を第５図に示す。
通常では分割3JI回路に140μAのバイアス電流を
流すと負荷抵抗には110μA程度の電流が流れる設
計にする。負荷抵抗に流れる電流で他の分割3JI
回路を駆動するには、第５図に示す特性はコント
ロール電流が110μAでしきい値特性の谷間に相当
しているから都合がよい。第４図に示すSGA回
路に第５図に示す分割3JI回路を使用した場合の
動作を詳細に説明し、特に上記配線１０６に電流
が流れている場合における欠点を示すとつぎのと
おりである。配線１０６を介して第１の分割3JI
回路３００ａに110μA流れているとき、電源電圧
が零の場合の動作点は第１の分割3JI回路３００
ａではB′点、第２の分割3JI回路３００ｂはA′で
表わされる。電源電圧が大きくなると第１の分割
3JI回路３００ａでは供給されるバイアス電流が
増加するため動力点がＢ点に向けて移動し、第２
の分割3JI回路３００ｂではバイアス電流ととも
にコントロール電流も増加するため動作点はＡ点
に向けて移動する。第１、第２の分割3JI回路３
００ａ，３００ｂともしきい値曲線を過ぎたとき
に超電導状態から電圧状態に推移する。回路の動
作説明から明らかなように、SGA回路が正常に
動作するためには第１の分割3JI回路３００ａの
方が第２の分割3JI回路３００ｂよりも早くスイ
ツチングしなければならない。第５図から第１、
第２の分割3JI回路３００ａ，３００ｂがスイツ
チングするのは、バイアス電流がそれぞれ74μA
と82μAでありこの両者は非常に接近した値であ
る。不活性時間を200psとすれば両者のスイツチ
ングする時間差は10ps程度しかなく、このため
SGA回路が高速で正常な動作を行うことを保証
することができない。さらにスイツチング雑音や
電源の反射雑音によつて誤動作を起しやすく、回
路の動作余裕が狭いという欠点がある。
ヨセフソン接合２０１，２０３の最大超電導電流
をそれぞれ50μA、第２のジヨセフソン接合２０
２の最大超電導電流を100μAとし、４個のインダ
クタ２０５をそれぞれ６PH（＝L/2）としたとき
の分割3JI回路のしきい値特性を第５図に示す。
通常では分割3JI回路に140μAのバイアス電流を
流すと負荷抵抗には110μA程度の電流が流れる設
計にする。負荷抵抗に流れる電流で他の分割3JI
回路を駆動するには、第５図に示す特性はコント
ロール電流が110μAでしきい値特性の谷間に相当
しているから都合がよい。第４図に示すSGA回
路に第５図に示す分割3JI回路を使用した場合の
動作を詳細に説明し、特に上記配線１０６に電流
が流れている場合における欠点を示すとつぎのと
おりである。配線１０６を介して第１の分割3JI
回路３００ａに110μA流れているとき、電源電圧
が零の場合の動作点は第１の分割3JI回路３００
ａではB′点、第２の分割3JI回路３００ｂはA′で
表わされる。電源電圧が大きくなると第１の分割
3JI回路３００ａでは供給されるバイアス電流が
増加するため動力点がＢ点に向けて移動し、第２
の分割3JI回路３００ｂではバイアス電流ととも
にコントロール電流も増加するため動作点はＡ点
に向けて移動する。第１、第２の分割3JI回路３
００ａ，３００ｂともしきい値曲線を過ぎたとき
に超電導状態から電圧状態に推移する。回路の動
作説明から明らかなように、SGA回路が正常に
動作するためには第１の分割3JI回路３００ａの
方が第２の分割3JI回路３００ｂよりも早くスイ
ツチングしなければならない。第５図から第１、
第２の分割3JI回路３００ａ，３００ｂがスイツ
チングするのは、バイアス電流がそれぞれ74μA
と82μAでありこの両者は非常に接近した値であ
る。不活性時間を200psとすれば両者のスイツチ
ングする時間差は10ps程度しかなく、このため
SGA回路が高速で正常な動作を行うことを保証
することができない。さらにスイツチング雑音や
電源の反射雑音によつて誤動作を起しやすく、回
路の動作余裕が狭いという欠点がある。
本発明の目的は動作余裕が広く、かつ高速で動
作するスレーブフリツプフロツプ回路を得ること
にある。
作するスレーブフリツプフロツプ回路を得ること
にある。
上記目的を達成するために本発明の超電導スレ
ーブフリツプフロツプ回路は、第１および第２の
磁束結合量子干渉回路を組合せて構成され、マス
タフリツプフロツプ回路からの信号を受けて動作
するスレーブフリツプフロツプ回路であつて、 上記第１の磁束結合量子干渉回路は、そのバイ
アス線の一端がバイアス抵抗を介して電源線に接
続されており、かつ、上記マスタフリツプフロツ
プ回路からの信号が入力されるコントロール線の
巻線は２回以上である、分割給電型の磁束結合量
子干渉回路であり、 上記第２の磁束結合量子干渉回路は、そのバイ
アス線の一端がバイアス抵抗を介して上記電源線
に接続されると共に他端が接地され、かつ、その
コントロール線が上記第１の磁束結合量子干渉回
路のバイアス線の他端に接続されることにより、
そのバイアス電流の増加と共にそのコントロール
電流も増加するごとく構成された、中央給電型の
磁束結合量子干渉回路であることを特徴とし、こ
れによりスレーブフリツプフロツプ回路の動作余
裕を広くしたものである。
ーブフリツプフロツプ回路は、第１および第２の
磁束結合量子干渉回路を組合せて構成され、マス
タフリツプフロツプ回路からの信号を受けて動作
するスレーブフリツプフロツプ回路であつて、 上記第１の磁束結合量子干渉回路は、そのバイ
アス線の一端がバイアス抵抗を介して電源線に接
続されており、かつ、上記マスタフリツプフロツ
プ回路からの信号が入力されるコントロール線の
巻線は２回以上である、分割給電型の磁束結合量
子干渉回路であり、 上記第２の磁束結合量子干渉回路は、そのバイ
アス線の一端がバイアス抵抗を介して上記電源線
に接続されると共に他端が接地され、かつ、その
コントロール線が上記第１の磁束結合量子干渉回
路のバイアス線の他端に接続されることにより、
そのバイアス電流の増加と共にそのコントロール
電流も増加するごとく構成された、中央給電型の
磁束結合量子干渉回路であることを特徴とし、こ
れによりスレーブフリツプフロツプ回路の動作余
裕を広くしたものである。
つぎに本発明の実施例を図面によつて説明す
る。第６図は２重巻分割3JI回路を示す図で、ａ
はその回路図、ｂはシンボルを示す図、第７図は
上記２重巻分割3JI回路を用いた参考例を示す図、
第８図は第６図に示す４個のインダクタ２０５を
３PH（＝L/2）にした場合の２重巻分割3JI回路
のしきい値特性を示す図、第９図は第６図に示す
４個のインダクタ２０５を２PH（＝L/2）にした
場合の２重巻分割3JI回路のしきい値特性を示す
図である。第６図ａに示す分割3JI回路は従来例
の第３図ａに示した分割3JI回路の２本のコント
ロール線２０８を接続して１本にした構造で、第
６図ｂのシンボル３１０に示すようにコントロー
ル線が２重巻になつている。このためコントロー
ル電流によつて発生する磁束はコントロール線が
１本の場合に比して２倍になるので、この形の回
路を以下２重巻分割3JI回路という。同様にして
３重巻、４重巻の分割3JI回路も構成することが
できる。
る。第６図は２重巻分割3JI回路を示す図で、ａ
はその回路図、ｂはシンボルを示す図、第７図は
上記２重巻分割3JI回路を用いた参考例を示す図、
第８図は第６図に示す４個のインダクタ２０５を
３PH（＝L/2）にした場合の２重巻分割3JI回路
のしきい値特性を示す図、第９図は第６図に示す
４個のインダクタ２０５を２PH（＝L/2）にした
場合の２重巻分割3JI回路のしきい値特性を示す
図である。第６図ａに示す分割3JI回路は従来例
の第３図ａに示した分割3JI回路の２本のコント
ロール線２０８を接続して１本にした構造で、第
６図ｂのシンボル３１０に示すようにコントロー
ル線が２重巻になつている。このためコントロー
ル電流によつて発生する磁束はコントロール線が
１本の場合に比して２倍になるので、この形の回
路を以下２重巻分割3JI回路という。同様にして
３重巻、４重巻の分割3JI回路も構成することが
できる。
２重巻分割3JI回路を用いた参考例は第７図に
示すように、従来例の第４図に示した第１、第２
の分割3JI回路３００ａ，３００ｂの代りに第１、
第２の２重巻分割3JI回路３１０ａ，３１０ｂを
配置している。２重巻分割3JI回路の超電導ルー
プのインダクタンスを第５図に示した場合の半
分、すなわち４個のインダクタ２０５を３PH（＝
Ｌ／２）にした場合の２重巻分割3JI回路のしきい
値特性を第８図に示す。インダクタンスを少くす
ることによりしきい値特性の谷間の最大超電導電
流を小さくし、２重巻のコントロール線を用いて
分割3JI回路の超電導ループに鎖交する磁束を多
くすることにより、等価的にコントロール電流と
最大超電導電流の谷間の位置関係を第５図のしき
い値特性と同等のものにしている。第７図に示す
回路の動作を第８図により説明する。まず配線１
０６を介して110μAの電流が流れている状態につ
いて記す。電源電圧が零の場合の第１、第２の２
重巻分割3JI回路３１０ａ，３１０ｂの動作点は
それぞれB′点、A′点である。電源電圧が増加す
るにつれ第１の２重巻分割3JI回路３１０ａの動
作点はＢ点に向け、第２の２重巻分割3JI回路３
１０ｂの動作点はＡ点に向けて移動する。第１、
第２の２重巻分割3JI回路３１０ａ，３１０ｂの
超電導状態から電圧状態に推移するのはそれぞれ
Ｂ点、Ａ点であり、各々のバイアス電流は42μA
と70μAである。この値は第５図に示す従来技術
よりも3.5倍以上の動作余裕があることになる。
このため第１の２重巻分割3JI回路３１０ａが第
２の２重巻分割3JI回路３１０ｂよりも先に電圧
状態に推移することが保証される。さらに上記コ
ントロール線を３重巻にし超電導ループのインダ
クタンスを1/3にした、すなわち４個のインダク
タ２０５を２PH（＝L/2）とした場合のしきい値
特性を第９図に示す。それぞれの３重巻分割3JI
回路の動作点は第８図と同様にB′→Ｂ、A′→Ａ
のように移動し、各々の３重巻分割3JI回路が電
圧状態に推移するバイアス電流は30μAと70μAで
あり、より多くの動作余裕が得られる。同様に４
重巻以上の分割3JI回路を用いてより多くの動作
余裕を得ることができる。
示すように、従来例の第４図に示した第１、第２
の分割3JI回路３００ａ，３００ｂの代りに第１、
第２の２重巻分割3JI回路３１０ａ，３１０ｂを
配置している。２重巻分割3JI回路の超電導ルー
プのインダクタンスを第５図に示した場合の半
分、すなわち４個のインダクタ２０５を３PH（＝
Ｌ／２）にした場合の２重巻分割3JI回路のしきい
値特性を第８図に示す。インダクタンスを少くす
ることによりしきい値特性の谷間の最大超電導電
流を小さくし、２重巻のコントロール線を用いて
分割3JI回路の超電導ループに鎖交する磁束を多
くすることにより、等価的にコントロール電流と
最大超電導電流の谷間の位置関係を第５図のしき
い値特性と同等のものにしている。第７図に示す
回路の動作を第８図により説明する。まず配線１
０６を介して110μAの電流が流れている状態につ
いて記す。電源電圧が零の場合の第１、第２の２
重巻分割3JI回路３１０ａ，３１０ｂの動作点は
それぞれB′点、A′点である。電源電圧が増加す
るにつれ第１の２重巻分割3JI回路３１０ａの動
作点はＢ点に向け、第２の２重巻分割3JI回路３
１０ｂの動作点はＡ点に向けて移動する。第１、
第２の２重巻分割3JI回路３１０ａ，３１０ｂの
超電導状態から電圧状態に推移するのはそれぞれ
Ｂ点、Ａ点であり、各々のバイアス電流は42μA
と70μAである。この値は第５図に示す従来技術
よりも3.5倍以上の動作余裕があることになる。
このため第１の２重巻分割3JI回路３１０ａが第
２の２重巻分割3JI回路３１０ｂよりも先に電圧
状態に推移することが保証される。さらに上記コ
ントロール線を３重巻にし超電導ループのインダ
クタンスを1/3にした、すなわち４個のインダク
タ２０５を２PH（＝L/2）とした場合のしきい値
特性を第９図に示す。それぞれの３重巻分割3JI
回路の動作点は第８図と同様にB′→Ｂ、A′→Ａ
のように移動し、各々の３重巻分割3JI回路が電
圧状態に推移するバイアス電流は30μAと70μAで
あり、より多くの動作余裕が得られる。同様に４
重巻以上の分割3JI回路を用いてより多くの動作
余裕を得ることができる。
２重巻分割3JI回路を用いた参考例は第１０図
に示すように、前記第４図に示す従来技術の回路
例の第１の分割3JI回路３００ａを２重巻分割3JI
回路３１０ａに置きかえた構造をしており、上記
第１の２重巻分割3JI回路３１０ａのしきい値特
性と動作点は第１１図ａに示される。第２の分割
3JI回路３００ｂのしきい値特性は第１１図ｂに
示される。第１の２重巻分割3JI回路３１０ａと
第２の分割3JI回路が電圧状態に推移するバイア
ス電流はそれぞれ42μAと82μAであり、従来技術
よりも５倍以上の動作余裕を確保することができ
る。さらに３重巻以上の分割3JI回路を用いれば
より以上の動作余裕が確保できる。
に示すように、前記第４図に示す従来技術の回路
例の第１の分割3JI回路３００ａを２重巻分割3JI
回路３１０ａに置きかえた構造をしており、上記
第１の２重巻分割3JI回路３１０ａのしきい値特
性と動作点は第１１図ａに示される。第２の分割
3JI回路３００ｂのしきい値特性は第１１図ｂに
示される。第１の２重巻分割3JI回路３１０ａと
第２の分割3JI回路が電圧状態に推移するバイア
ス電流はそれぞれ42μAと82μAであり、従来技術
よりも５倍以上の動作余裕を確保することができ
る。さらに３重巻以上の分割3JI回路を用いれば
より以上の動作余裕が確保できる。
第１２図は本発明による実施例に用いる中央給
電形３接合磁束結合量子干渉回路（以下中央3JI
回路）を示す図で、ａは回路図、ｂはシンボル５
００を示す図である。第１２図ａに示す中央3JI
回路は２個のインダクタ５０１と３個のジヨセフ
ソン接合２０１，２０２，２０３により２個の超
電導ループを構成し、その中央に配線２１０，２
１１を介してバイアス電流を流すものである。第
１３図は本発明による第３の実施例を示す図で、
本実施例は第４図に示す従来技術による回路の第
１、第２の分割3JI回路３００ａ，３００ｂの代
りに第１の２重巻分割3JI回路３１０ａ、第２の
中央3JI回路５００ｂに置きかえた構造をしてい
る。第１２図ａに示す中央3JI回路の第１、第３
のジヨセフソン接合２０１，２０３の最大超電導
電流50μAとし、第２のジヨセフソン接合２０２
の最大超電導電流を100μAとし、インダクタンス
を12PH（＝Ｌ）とすれば中央3JI回路のしきい値
特性は第１４図ｂに示す特性になる。特に前記第
５図に示した分割3JI回路に比較すると、コント
ロール電流が零の場合の最大超電導電流が小さく
超電導状態の領域がコントロール電流に対して幅
が広くなつている。第１の２重巻分割3JI回路の
しきい値特性と動作点は第１４図ａに、第２の中
央3JI回路の動作点は第１４図ｂに示すとおりで
ある。第１の２重巻分割3JI回路３１０ａと第２
の中央3JI回路５００ｂが電圧状態に推移するバ
イアス電流はそれぞれ42μAと92μAであり、第５
図に示す従来技術の回路より６倍以上の動作余裕
を確保している。さらに３重巻以上の分割3JI回
路を採用すればより広い動作余裕を確保できる。
また第２の中央3JI回路５００ｂを用いただけで
も従来技術の回路より２倍以上の動作余裕を確保
することができる。
電形３接合磁束結合量子干渉回路（以下中央3JI
回路）を示す図で、ａは回路図、ｂはシンボル５
００を示す図である。第１２図ａに示す中央3JI
回路は２個のインダクタ５０１と３個のジヨセフ
ソン接合２０１，２０２，２０３により２個の超
電導ループを構成し、その中央に配線２１０，２
１１を介してバイアス電流を流すものである。第
１３図は本発明による第３の実施例を示す図で、
本実施例は第４図に示す従来技術による回路の第
１、第２の分割3JI回路３００ａ，３００ｂの代
りに第１の２重巻分割3JI回路３１０ａ、第２の
中央3JI回路５００ｂに置きかえた構造をしてい
る。第１２図ａに示す中央3JI回路の第１、第３
のジヨセフソン接合２０１，２０３の最大超電導
電流50μAとし、第２のジヨセフソン接合２０２
の最大超電導電流を100μAとし、インダクタンス
を12PH（＝Ｌ）とすれば中央3JI回路のしきい値
特性は第１４図ｂに示す特性になる。特に前記第
５図に示した分割3JI回路に比較すると、コント
ロール電流が零の場合の最大超電導電流が小さく
超電導状態の領域がコントロール電流に対して幅
が広くなつている。第１の２重巻分割3JI回路の
しきい値特性と動作点は第１４図ａに、第２の中
央3JI回路の動作点は第１４図ｂに示すとおりで
ある。第１の２重巻分割3JI回路３１０ａと第２
の中央3JI回路５００ｂが電圧状態に推移するバ
イアス電流はそれぞれ42μAと92μAであり、第５
図に示す従来技術の回路より６倍以上の動作余裕
を確保している。さらに３重巻以上の分割3JI回
路を採用すればより広い動作余裕を確保できる。
また第２の中央3JI回路５００ｂを用いただけで
も従来技術の回路より２倍以上の動作余裕を確保
することができる。
第１５図は参考例を示す図である。第１５図に
示すスレーブフリツプフロツプ回路は前記第４図
に示す従来技術によるスレーブフリツプフロツプ
回路の第１、第２の分割3JI回路３００ａ，３０
０ｂをそれぞれ第１の２重巻分割3JI回路３１０
ａとジヨセフソン接合６００ｂに置きかえた構造
をしている。すでに説明したように第１の２重巻
分割3JI回路のコントロール線に電流が流れてい
る場合に、この２重巻分割3JI回路が電圧状態に
推移するときのバイアス電流は42μAである。ジ
ヨセフソン接合６００ｂが電圧状態に推移するバ
イアス電流はジヨセフソン接合の形状、寸法によ
つて任意に変えることができ、例えばジヨセフソ
ン接合２０１の最大超電導電流の２倍の100μAに
することができる。本実施例によれば第５図に示
す従来技術による動作余裕の6.5倍以上の動作余
裕を確保できる。さらに３重の分割3JI回路を使
えばより多くの動作余裕を確保することができ
る。第１６図は上記参考例の他の形を示す図で、
第１５図におけるジヨセフソン接合６００ｂ、バ
イアス抵抗３０１からなる回路を、ジヨセフソン
接合６００ｂ、バイアス抵抗３０１、負荷抵抗６
１０、バイアス抵抗３０１とし第４図における第
２の分割3JI回路３００ｂに置きかえた構造をし
ている。基本的な動作原理は第１５図に示した回
路と同じであるが、第２の分割3JI回路のスイツ
チング時間を遅延時間とし、回路全体の動作余裕
を増加させている。
示すスレーブフリツプフロツプ回路は前記第４図
に示す従来技術によるスレーブフリツプフロツプ
回路の第１、第２の分割3JI回路３００ａ，３０
０ｂをそれぞれ第１の２重巻分割3JI回路３１０
ａとジヨセフソン接合６００ｂに置きかえた構造
をしている。すでに説明したように第１の２重巻
分割3JI回路のコントロール線に電流が流れてい
る場合に、この２重巻分割3JI回路が電圧状態に
推移するときのバイアス電流は42μAである。ジ
ヨセフソン接合６００ｂが電圧状態に推移するバ
イアス電流はジヨセフソン接合の形状、寸法によ
つて任意に変えることができ、例えばジヨセフソ
ン接合２０１の最大超電導電流の２倍の100μAに
することができる。本実施例によれば第５図に示
す従来技術による動作余裕の6.5倍以上の動作余
裕を確保できる。さらに３重の分割3JI回路を使
えばより多くの動作余裕を確保することができ
る。第１６図は上記参考例の他の形を示す図で、
第１５図におけるジヨセフソン接合６００ｂ、バ
イアス抵抗３０１からなる回路を、ジヨセフソン
接合６００ｂ、バイアス抵抗３０１、負荷抵抗６
１０、バイアス抵抗３０１とし第４図における第
２の分割3JI回路３００ｂに置きかえた構造をし
ている。基本的な動作原理は第１５図に示した回
路と同じであるが、第２の分割3JI回路のスイツ
チング時間を遅延時間とし、回路全体の動作余裕
を増加させている。
本発明は上記のようにスレーブフリツプフロツ
プ回路を構成する磁束結合量子干渉回路のうち、
マスタフリツプフロツプ回路の信号を受ける磁束
結合量子干渉回路のコントロール線の巻数を２回
以上とし、上記スレーブフリツプフロツプ回路の
動作余裕を拡げたものであるから、従来のスレー
ブフリツプフロツプ回路よりも高速で、かつ確実
な動作をするスレーブフリツプフロツプ回路を構
成することができ、そのために計算機等のデイジ
タルシステムの計算速度を速くすることができ
る。
プ回路を構成する磁束結合量子干渉回路のうち、
マスタフリツプフロツプ回路の信号を受ける磁束
結合量子干渉回路のコントロール線の巻数を２回
以上とし、上記スレーブフリツプフロツプ回路の
動作余裕を拡げたものであるから、従来のスレー
ブフリツプフロツプ回路よりも高速で、かつ確実
な動作をするスレーブフリツプフロツプ回路を構
成することができ、そのために計算機等のデイジ
タルシステムの計算速度を速くすることができ
る。
第１図は交流電源駆動方式の論理回路を駆動す
る交流電圧を示す図、第２図はフリツプフロツプ
回路の概念を示す図、第３図は分割給電形３接合
磁束結合量子干渉回路（分割3JI回路）を示す図
でａは回路図、ｂはシンボルを示す図、第４図は
従来技術によるスレーブフリツプフロツプ回路を
示す図、第５図は分割3JI回路のしきい値特性を
示す図、第６図は本発明に用いる２重巻分割3JI
回路を示す図でａは回路図、ｂはシンボルを示す
図、第７図は上記２重巻分割3JI回路を用いた参
考例を示す図、第８図および第９図は上記第６図
に示す４個のインダクタをそれぞれ３PH（＝L/
２）および２PH（＝L/2）にした場合の２重巻分
割3JI回路のしきい値特性を示す図、第１０図は
２重巻分割3JI回路を用いた参考例を示す図、第
１１図は上記実施例の２重巻分割3JI回路のしき
い値特性と動作点を示す図でａは第１の２重巻分
割3JI回路の場合、ｂは第２の２重巻分割3JI回路
の場合を示す図、第１２図は中央給電形３接合磁
束結合量子干渉回路（中央3JI回路）を示す図で
ａは回路図、ｂはシンボルを示す図、第１３図は
本発明による実施例を示す図、第１４図ａは上記
実施例の第１の２重巻分割3JI回路のしきい値特
性と動作点を示す図、第１４図ｂは第２の中央
3JI回路のしきい値特性と動作点を示す図、第１
５図及び第１６図は参考例を説明するための図で
ある。 １０５…マスタフリツプフロツプ回路、１１０
…スレーブフリツプフロツプ回路、２０１，２０
２，２０３…ジヨセフソン接合、２０８，２０８
ａ…コントロール線、６００ｂ…ジヨセフソン接
合。
る交流電圧を示す図、第２図はフリツプフロツプ
回路の概念を示す図、第３図は分割給電形３接合
磁束結合量子干渉回路（分割3JI回路）を示す図
でａは回路図、ｂはシンボルを示す図、第４図は
従来技術によるスレーブフリツプフロツプ回路を
示す図、第５図は分割3JI回路のしきい値特性を
示す図、第６図は本発明に用いる２重巻分割3JI
回路を示す図でａは回路図、ｂはシンボルを示す
図、第７図は上記２重巻分割3JI回路を用いた参
考例を示す図、第８図および第９図は上記第６図
に示す４個のインダクタをそれぞれ３PH（＝L/
２）および２PH（＝L/2）にした場合の２重巻分
割3JI回路のしきい値特性を示す図、第１０図は
２重巻分割3JI回路を用いた参考例を示す図、第
１１図は上記実施例の２重巻分割3JI回路のしき
い値特性と動作点を示す図でａは第１の２重巻分
割3JI回路の場合、ｂは第２の２重巻分割3JI回路
の場合を示す図、第１２図は中央給電形３接合磁
束結合量子干渉回路（中央3JI回路）を示す図で
ａは回路図、ｂはシンボルを示す図、第１３図は
本発明による実施例を示す図、第１４図ａは上記
実施例の第１の２重巻分割3JI回路のしきい値特
性と動作点を示す図、第１４図ｂは第２の中央
3JI回路のしきい値特性と動作点を示す図、第１
５図及び第１６図は参考例を説明するための図で
ある。 １０５…マスタフリツプフロツプ回路、１１０
…スレーブフリツプフロツプ回路、２０１，２０
２，２０３…ジヨセフソン接合、２０８，２０８
ａ…コントロール線、６００ｂ…ジヨセフソン接
合。
Claims (1)
- 【特許請求の範囲】 １ 第１および第２の磁束結合量子干渉回路を組
合せて構成され、マスタフリツプフロツプ回路か
らの信号を受けて動作するスレーブフリツプフロ
ツプ回路であつて、 上記第１の磁束結合量子干渉回路は、そのバイ
アス線の一端がバイアス抵抗を介して電源線に接
続されてなり、かつ、上記マスタフリツプフロツ
プ回路からの信号が入力されるコントロール線の
巻線は２回以上である、分割給電型の磁束結合量
子干渉回路であり、 上記第２の磁束結合量子干渉回路は、そのバイ
アス線の一端がバイアス抵抗を介して上記電源線
に接続されると共に他端が接地され、かつ、その
コントロール線が上記第１の磁束結合量子干渉回
路のバイアス線の他端に接続されることにより、
そのバイアス電流の増加と共にそのコントロール
電流も増加するごとく構成された、中央給電型の
磁束結合量子干渉回路であることを特徴とする超
電導スレーブフリツプフロツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5792083A JPS59183523A (ja) | 1983-04-04 | 1983-04-04 | 超電導スレ−ブフリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5792083A JPS59183523A (ja) | 1983-04-04 | 1983-04-04 | 超電導スレ−ブフリツプフロツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183523A JPS59183523A (ja) | 1984-10-18 |
| JPH0311569B2 true JPH0311569B2 (ja) | 1991-02-18 |
Family
ID=13069430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5792083A Granted JPS59183523A (ja) | 1983-04-04 | 1983-04-04 | 超電導スレ−ブフリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183523A (ja) |
-
1983
- 1983-04-04 JP JP5792083A patent/JPS59183523A/ja active Granted
Non-Patent Citations (2)
| Title |
|---|
| JOSEPHSON SELF-GATING AND DIRCUIT=1981 * |
| SGA WITH SINGLO RAIL DAIL DATA INPUT=1979 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183523A (ja) | 1984-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000212B1 (ko) | 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 | |
| JPH0311569B2 (ja) | ||
| JP3931759B2 (ja) | 超電導分周回路 | |
| JPH0262967B2 (ja) | ||
| JPS59210722A (ja) | 超電導フリツプフロツプ回路 | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0215898B2 (ja) | ||
| JPH0417566B2 (ja) | ||
| JP2625392B2 (ja) | ジョセフソンラッチ回路 | |
| JPH05198856A (ja) | ジョセフソン・ゲートの直列構造体及びこれを用いたデジタル・アナログ変換器 | |
| JPH0211928B2 (ja) | ||
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH043039B2 (ja) | ||
| JPS59165525A (ja) | ジヨセフソン素子を用いた分周器 | |
| Stevens | Magnetic Logic for Machine Control: Its Present Capabilities and Limitations | |
| JPH043131B2 (ja) | ||
| JPH043040B2 (ja) | ||
| JPH0693610B2 (ja) | 超電導論理回路 | |
| JPH043038B2 (ja) | ||
| JPH0223093B2 (ja) | ||
| JPH0411956B2 (ja) | ||
| JPS58147891A (ja) | ジヨセフソンラツチ回路 | |
| JPH061889B2 (ja) | ジヨセフソン効果を用いたラツチ回路 | |
| JPS58115934A (ja) | 超伝導論理回路 | |
| JPH043037B2 (ja) |