JPH0219558B2 - - Google Patents
Info
- Publication number
- JPH0219558B2 JPH0219558B2 JP57211146A JP21114682A JPH0219558B2 JP H0219558 B2 JPH0219558 B2 JP H0219558B2 JP 57211146 A JP57211146 A JP 57211146A JP 21114682 A JP21114682 A JP 21114682A JP H0219558 B2 JPH0219558 B2 JP H0219558B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- vcc
- voltage
- counter electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、１トランジスタ１キヤパシタ型のダ
イナミツクメモリセルの対向電極を電源電圧と接
地電位の中間電位とする分圧回路を備えた半導体
記憶装置に関し、特に該分圧回路の分圧比をアク
テイブ時とスタンバイ時で異ならせることによ
り、サイクルタイムが変化しても誤動作しないよ
うにしたものである。
イナミツクメモリセルの対向電極を電源電圧と接
地電位の中間電位とする分圧回路を備えた半導体
記憶装置に関し、特に該分圧回路の分圧比をアク
テイブ時とスタンバイ時で異ならせることによ
り、サイクルタイムが変化しても誤動作しないよ
うにしたものである。
技術の背景
１トランジスタ１キヤパシタ型のダイナミツク
RAMでは、当初セルの対向電極を電源電圧Vcc
または接地電位Vssに設定してたが、最近では
Vcc／２に設定する傾向にある。これは、高密度
化に伴ない面積が縮小されるセルの容量を、ゲー
ト絶縁膜を薄くして増大しようとするために、該
絶縁膜の耐圧が低下するからである。
RAMでは、当初セルの対向電極を電源電圧Vcc
または接地電位Vssに設定してたが、最近では
Vcc／２に設定する傾向にある。これは、高密度
化に伴ない面積が縮小されるセルの容量を、ゲー
ト絶縁膜を薄くして増大しようとするために、該
絶縁膜の耐圧が低下するからである。
従来技術と問題点
第１図はセルの対向電極OPをVcc／２に設定
する分圧回路１を備えた従来のダイナミツク
RAMで、WLはワード線、BL，はビツト線
対、SAはセンスアンプ、２はMOSトランジスタ
Q1およびキヤパシタC1からなるメモリセルであ
る。分圧回路１は抵抗値の等しい２つの抵抗R1，
R2をVccとVss間に直列に接続して、その中間接
続点を対向電極OPに接続したものである。対向
電極OPは多数のセルに共通であるため大面積で
あり、これと交叉するビツト線、BL，との間
に大きな浮遊容量Cp1，Cp2を持つ。従つて、対
向電極OPの電位をVcc／２に保つにはこれらの
浮遊容量と分圧回路１内の抵抗との時定数が問題
となる。勿論、この時定数は小さいほど良い。し
かし、抵抗R1，R2に流れる電流はスタンバイ時
にも流れる電流であるからR1，R2を小さくする
と消費電流が増大する。このため従来はR1，R2
を高抵抗にして消費電力の増大を避け、上述した
時定数は犠性にしている。
する分圧回路１を備えた従来のダイナミツク
RAMで、WLはワード線、BL，はビツト線
対、SAはセンスアンプ、２はMOSトランジスタ
Q1およびキヤパシタC1からなるメモリセルであ
る。分圧回路１は抵抗値の等しい２つの抵抗R1，
R2をVccとVss間に直列に接続して、その中間接
続点を対向電極OPに接続したものである。対向
電極OPは多数のセルに共通であるため大面積で
あり、これと交叉するビツト線、BL，との間
に大きな浮遊容量Cp1，Cp2を持つ。従つて、対
向電極OPの電位をVcc／２に保つにはこれらの
浮遊容量と分圧回路１内の抵抗との時定数が問題
となる。勿論、この時定数は小さいほど良い。し
かし、抵抗R1，R2に流れる電流はスタンバイ時
にも流れる電流であるからR1，R2を小さくする
と消費電流が増大する。このため従来はR1，R2
を高抵抗にして消費電力の増大を避け、上述した
時定数は犠性にしている。
第２図、第３図は第１図の各部動作波形を示
し、対向電極の電位供給回路の時定数が大きいと
どのような問題が生じるかを示すものである。な
お第１図のビツト線にはダミーセルが接続さ
れるが図示してない。はロー（ROW）アド
レスストローブで、これがＬ（ロー）レベルにな
るとアクテイブになり、選択ワード線WLの電位
が上昇してトランジスタQ1がオンする。ビツト
線BL，は共に初期状態はVccであるが、キヤ
パシタC1内の電荷の有無によるビツト線BL，
の電位変化がセンスアンプSAで検出され増幅さ
ると一方がVcc、そして他方がVssになる。この
とき対向電極OPの電位はVccに低下したビツト
線（この場合）に寄生する浮遊容量Cp2を通
してVcc／２より低い電位に引込まれる。このと
きCp2はOP側を正に充電し直される。スタンバ
イ期間になるとBL＝＝Vccに戻るからこのと
き、充電された該浮遊容量による突き上げが行な
われ、対向電極OPの電位はVcc／２以上に増加
する。アクテイブ期間に入つて低下した対向電極
電位とVcc／２との電位差をΔVOPLとするとBL，
BLが共にVccであるリセツト期間の対向電極OP
の電位はVcc／２よりΔVOPHだけ高い電位に引き
上げられ、アクテイブ期間とスタンバイ期間が
ほゞ同じ周期で交互に生じる場合はΔVOPH＝
ΔVOPLとなり、平均電位はVcc／２に保たれる。
第２図Ｂはこれを長期的に示したものである。
し、対向電極の電位供給回路の時定数が大きいと
どのような問題が生じるかを示すものである。な
お第１図のビツト線にはダミーセルが接続さ
れるが図示してない。はロー（ROW）アド
レスストローブで、これがＬ（ロー）レベルにな
るとアクテイブになり、選択ワード線WLの電位
が上昇してトランジスタQ1がオンする。ビツト
線BL，は共に初期状態はVccであるが、キヤ
パシタC1内の電荷の有無によるビツト線BL，
の電位変化がセンスアンプSAで検出され増幅さ
ると一方がVcc、そして他方がVssになる。この
とき対向電極OPの電位はVccに低下したビツト
線（この場合）に寄生する浮遊容量Cp2を通
してVcc／２より低い電位に引込まれる。このと
きCp2はOP側を正に充電し直される。スタンバ
イ期間になるとBL＝＝Vccに戻るからこのと
き、充電された該浮遊容量による突き上げが行な
われ、対向電極OPの電位はVcc／２以上に増加
する。アクテイブ期間に入つて低下した対向電極
電位とVcc／２との電位差をΔVOPLとするとBL，
BLが共にVccであるリセツト期間の対向電極OP
の電位はVcc／２よりΔVOPHだけ高い電位に引き
上げられ、アクテイブ期間とスタンバイ期間が
ほゞ同じ周期で交互に生じる場合はΔVOPH＝
ΔVOPLとなり、平均電位はVcc／２に保たれる。
第２図Ｂはこれを長期的に示したものである。
ところが、こののサイクルタイムが変化
すると第３図のようになる。同図Ａはリセツト期
間が長びいたケースを示している。この場合は対
向電極OPの電位はやがてΔVOPH＝０、つまり
Vcc／２まで低下してしまう。第３図Ｂはこの状
態から次のアクテイブ期間に移行した場合の波形
図で、破線のOP′，BL′は対比するために示した
第２図の場合の波形である。対向電極OPの電位
がVcc／２＋ΔVOPHではなくVcc／２より開始し
たセンス動作では、第２図Ａのケースに比しセル
２内のノードN1（第１図）の電位が低くなるので
ハイレベル側のビツト線BLも若干放電して低く
なり、期間Ｔで示す、センスアンプSAによるセ
ンス時のビツト線BL，間電位差が小さく、誤
動作の可能性が強くなる。第３図Ｂでは僅かに
BL＞の関係が保たれているので増幅により
BL≒Vcc，＝Vssとなつているが、増幅前に
BL＜と判定されれば両者の関係は逆転する。
すると第３図のようになる。同図Ａはリセツト期
間が長びいたケースを示している。この場合は対
向電極OPの電位はやがてΔVOPH＝０、つまり
Vcc／２まで低下してしまう。第３図Ｂはこの状
態から次のアクテイブ期間に移行した場合の波形
図で、破線のOP′，BL′は対比するために示した
第２図の場合の波形である。対向電極OPの電位
がVcc／２＋ΔVOPHではなくVcc／２より開始し
たセンス動作では、第２図Ａのケースに比しセル
２内のノードN1（第１図）の電位が低くなるので
ハイレベル側のビツト線BLも若干放電して低く
なり、期間Ｔで示す、センスアンプSAによるセ
ンス時のビツト線BL，間電位差が小さく、誤
動作の可能性が強くなる。第３図Ｂでは僅かに
BL＞の関係が保たれているので増幅により
BL≒Vcc，＝Vssとなつているが、増幅前に
BL＜と判定されれば両者の関係は逆転する。
発明の目的
本発明は、分圧回路の設定値をVcc／２に固定
せず、リセツト（スタンバイ）期間にはそれより
ΔVOPH高い値に設定し、またアクテイブ期間には
それよりΔVOPL低い値に設定するように構成する
ことで、上述した問題点を解決しようとするもの
である。
せず、リセツト（スタンバイ）期間にはそれより
ΔVOPH高い値に設定し、またアクテイブ期間には
それよりΔVOPL低い値に設定するように構成する
ことで、上述した問題点を解決しようとするもの
である。
発明の構成
１トランジスタ１キヤパシタ型のダイナミツク
型メモリセルにおけるキヤパシタの対向電極対の
うち、セルトランジスタに接続された側とは反対
側の電極の電位を、電源電圧と接地電位の中間電
位に設定する分圧回路を備え、該分圧回路の分圧
比をアクテイブ状態とスタンバイ状態の切り換え
に応じて異なる値となるように切り換える構成と
したことを特徴とするが、以下図示の実施例を参
照しながらこれを詳細に説明する。
型メモリセルにおけるキヤパシタの対向電極対の
うち、セルトランジスタに接続された側とは反対
側の電極の電位を、電源電圧と接地電位の中間電
位に設定する分圧回路を備え、該分圧回路の分圧
比をアクテイブ状態とスタンバイ状態の切り換え
に応じて異なる値となるように切り換える構成と
したことを特徴とするが、以下図示の実施例を参
照しながらこれを詳細に説明する。
発明の実施例
第４図は本発明の一実施例を示す回路図で、分
圧回路１に抵抗R3とMOSトランジスタQ2を追加
した点、および抵抗R1〜R3の値を下式の様に設
定した点が第１図と異なる。トランジスタQ2は
アクテイブ期間にＨ、スタンバイ期間にＬとなる
ロツクφAで制御される。従つて、トランジスタ
Q2がオフのとき（リセツト時）は抵抗R1，R2だ
けで対向電極OPの電位が決定されるので、 R2／R1＋R2Vcc＝１／２Vcc＋ΔVOPH …(1) となるようにR1，R2の値を設定する。またトラ
ンジスタQ2がオンのとき（アクテイブ時）は抵
抗R1〜R3で対向電極OPの電位が決定されるの
で、 R4／R1＋R4Vcc＝１／２Vcc−ΔVOPL …(2) 但し、R4＝R2R3／R2＋R3 となる様にR3の値を設定する。(1)式から明らか
なように本例ではR2＞R1であり（第１図ではR1
＝R2）、また(2)式からR4＜R1である。第５図は動
作波形図で、Ａはリセツト期間が長い場合、そし
てＢはアクテイブ期間が長い場合である。本例の
分圧回路１はリセツト期間にはVcc／２＋ΔVOPH
の分圧値を持ち、またアクテイブ期間にはVcc／
2ΔVOPLの分圧値を持つので、これらの期間が長
くとも対向電極OPの電位がVcc／２に向つて下
降し、または上昇することはい。破線で示す
OP″は第１図の回路によるものである。尚、本発
明の分圧回路を用いてもアクテイブ、リセツト各
期間がほゞ同じ周期で交互にやつてくる場合は第
５図の左側の如くなり、第２図と同様になつて支
障はない。対向電極OPの平均電位はVcc／２に
なり、耐圧不足の問題も生じない。上記例では、
リセツト期間中、対向電極OPが１／2Vccより高
くアクテイブ期間中１／2Vccより低くなる場合
についての分圧回路について述べたが、本発明の
目的はこの限りでない。
圧回路１に抵抗R3とMOSトランジスタQ2を追加
した点、および抵抗R1〜R3の値を下式の様に設
定した点が第１図と異なる。トランジスタQ2は
アクテイブ期間にＨ、スタンバイ期間にＬとなる
ロツクφAで制御される。従つて、トランジスタ
Q2がオフのとき（リセツト時）は抵抗R1，R2だ
けで対向電極OPの電位が決定されるので、 R2／R1＋R2Vcc＝１／２Vcc＋ΔVOPH …(1) となるようにR1，R2の値を設定する。またトラ
ンジスタQ2がオンのとき（アクテイブ時）は抵
抗R1〜R3で対向電極OPの電位が決定されるの
で、 R4／R1＋R4Vcc＝１／２Vcc−ΔVOPL …(2) 但し、R4＝R2R3／R2＋R3 となる様にR3の値を設定する。(1)式から明らか
なように本例ではR2＞R1であり（第１図ではR1
＝R2）、また(2)式からR4＜R1である。第５図は動
作波形図で、Ａはリセツト期間が長い場合、そし
てＢはアクテイブ期間が長い場合である。本例の
分圧回路１はリセツト期間にはVcc／２＋ΔVOPH
の分圧値を持ち、またアクテイブ期間にはVcc／
2ΔVOPLの分圧値を持つので、これらの期間が長
くとも対向電極OPの電位がVcc／２に向つて下
降し、または上昇することはい。破線で示す
OP″は第１図の回路によるものである。尚、本発
明の分圧回路を用いてもアクテイブ、リセツト各
期間がほゞ同じ周期で交互にやつてくる場合は第
５図の左側の如くなり、第２図と同様になつて支
障はない。対向電極OPの平均電位はVcc／２に
なり、耐圧不足の問題も生じない。上記例では、
リセツト期間中、対向電極OPが１／2Vccより高
くアクテイブ期間中１／2Vccより低くなる場合
についての分圧回路について述べたが、本発明の
目的はこの限りでない。
即ち、対向電極OPはビツト線以外のノードに
も多くの容量をもち、これらのノードの動きにも
伴い対向電極OPも変化するが、この対向電極OP
の変化に一致するように分圧比を変える事が本発
明の特徴である。これにより第２図Ａに示された
ようなメモリの誤動作の原因となるような対向電
極の変動は防げる。
も多くの容量をもち、これらのノードの動きにも
伴い対向電極OPも変化するが、この対向電極OP
の変化に一致するように分圧比を変える事が本発
明の特徴である。これにより第２図Ａに示された
ようなメモリの誤動作の原因となるような対向電
極の変動は防げる。
発明の効果
以上述べたように本発明によれば、セルの対向
電極の電位をVccとVssの間に設定する分圧回路
を備えたダイナミツク型半導体記憶装置におい
て、該分圧回路の分圧比を対向電極OPの変化に
伴い切り換えることができるようにしたので、耐
圧不足の問題を避けながらサイクルタイムが変動
しても誤動作することがない利点がある。
電極の電位をVccとVssの間に設定する分圧回路
を備えたダイナミツク型半導体記憶装置におい
て、該分圧回路の分圧比を対向電極OPの変化に
伴い切り換えることができるようにしたので、耐
圧不足の問題を避けながらサイクルタイムが変動
しても誤動作することがない利点がある。
第１図は従来のダイナミツクRAMの要部回路
図、第２図は一定したサイクルタイムでの動作波
形図、第３図はサイクルタイムに変動がある場合
の動作波形図、第４図は本発明の一実施例を示す
要部回路図、第５図はその動作波形図である。 図中、１は分圧回路、２はメモリセル、OPは
その対向電極である。
図、第２図は一定したサイクルタイムでの動作波
形図、第３図はサイクルタイムに変動がある場合
の動作波形図、第４図は本発明の一実施例を示す
要部回路図、第５図はその動作波形図である。 図中、１は分圧回路、２はメモリセル、OPは
その対向電極である。
Claims (1)
- １ １トランジスタ１キヤパシタ型のダイナミツ
ク型メモリセルにおけるキヤパシタの対向電極対
のうち、セルトランジスタに接続された側とは反
対側の電極の電位を、電源電圧と接地電位の中間
電位に設定する分圧回路を備え、該分圧回路の分
圧比をアクテイブ状態とスタンバイ状態の切り換
えに応じて異なる値となるように切り換える構成
としたことを特徴とするダイナミツク型半導体記
憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211146A JPS59121691A (ja) | 1982-12-01 | 1982-12-01 | ダイナミツク型半導体記憶装置 |
| US06/555,891 US4578776A (en) | 1982-12-01 | 1983-11-28 | Dynamic semiconductor memory device |
| EP83307270A EP0113187B1 (en) | 1982-12-01 | 1983-11-29 | A dynamic semiconductor memory device |
| DE8383307270T DE3379520D1 (en) | 1982-12-01 | 1983-11-29 | A dynamic semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211146A JPS59121691A (ja) | 1982-12-01 | 1982-12-01 | ダイナミツク型半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121691A JPS59121691A (ja) | 1984-07-13 |
| JPH0219558B2 true JPH0219558B2 (ja) | 1990-05-02 |
Family
ID=16601138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211146A Granted JPS59121691A (ja) | 1982-12-01 | 1982-12-01 | ダイナミツク型半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4578776A (ja) |
| EP (1) | EP0113187B1 (ja) |
| JP (1) | JPS59121691A (ja) |
| DE (1) | DE3379520D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103587A (ja) * | 1983-11-09 | 1985-06-07 | Toshiba Corp | 半導体記憶装置のメモリセルキヤパシタ電圧印加回路 |
| JPS61178795A (ja) * | 1985-02-01 | 1986-08-11 | Toshiba Corp | ダイナミツク型半導体記憶装置 |
| JPH0731908B2 (ja) * | 1985-10-09 | 1995-04-10 | 株式会社東芝 | 半導体記憶装置 |
| US5187685A (en) * | 1985-11-22 | 1993-02-16 | Hitachi, Ltd. | Complementary MISFET voltage generating circuit for a semiconductor memory |
| US4698812A (en) * | 1986-03-03 | 1987-10-06 | Unisys Corporation | Memory system employing a zero DC power gate array for error correction |
| JPS6376192A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 半導体記憶装置 |
| JPS6376193A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 半導体記憶装置 |
| JPS6450296A (en) * | 1987-08-21 | 1989-02-27 | Toshiba Corp | Semiconductor integrated circuit device |
| JP2680007B2 (ja) * | 1987-12-04 | 1997-11-19 | 株式会社日立製作所 | 半導体メモリ |
| ATE99434T1 (de) * | 1989-03-06 | 1994-01-15 | Siemens Ag | Integrierte referenzspannungsquelle. |
| JPH05342873A (ja) * | 1992-06-10 | 1993-12-24 | Nec Corp | 半導体記憶装置 |
| KR100248205B1 (ko) * | 1997-06-25 | 2000-03-15 | 김영환 | 반도체 메모리 디바이스 및 그 형성방법 |
| JP5539916B2 (ja) | 2011-03-04 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10318904B2 (en) | 2016-05-06 | 2019-06-11 | General Electric Company | Computing system to control the use of physical state attainment of assets to meet temporal performance criteria |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4240092A (en) * | 1976-09-13 | 1980-12-16 | Texas Instruments Incorporated | Random access memory cell with different capacitor and transistor oxide thickness |
| JPS6044752B2 (ja) * | 1978-04-24 | 1985-10-05 | 日本電気株式会社 | ダイナミツクメモリ |
| US4458336A (en) * | 1980-10-22 | 1984-07-03 | Fujitsu Limited | Semiconductor memory circuit |
| US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US4477886A (en) * | 1982-02-26 | 1984-10-16 | Fairchild Camera & Instrument Corporation | Sense/restore circuit for dynamic random access memory |
-
1982
- 1982-12-01 JP JP57211146A patent/JPS59121691A/ja active Granted
-
1983
- 1983-11-28 US US06/555,891 patent/US4578776A/en not_active Expired - Lifetime
- 1983-11-29 EP EP83307270A patent/EP0113187B1/en not_active Expired
- 1983-11-29 DE DE8383307270T patent/DE3379520D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3379520D1 (en) | 1989-05-03 |
| EP0113187A3 (en) | 1986-08-20 |
| JPS59121691A (ja) | 1984-07-13 |
| US4578776A (en) | 1986-03-25 |
| EP0113187A2 (en) | 1984-07-11 |
| EP0113187B1 (en) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219558B2 (ja) | ||
| JPH057796B2 (ja) | ||
| IE52689B1 (en) | Semiconductor memory device | |
| KR940001639B1 (ko) | 반도체 메모리 회로 | |
| JPH05250870A (ja) | 半導体メモリ装置のリフレッシュタイマ | |
| JPS6284490A (ja) | 半導体記憶装置 | |
| JPH06215564A (ja) | 半導体記憶装置 | |
| EP0073677B1 (en) | A mis transistor circuit including a voltage holding circuit | |
| US4508980A (en) | Sense and refresh amplifier circuit | |
| WO1999030325A1 (fr) | Memoire a semiconducteurs, dispositif a semiconducteurs et appareil electronique utilisant ledit dispositif a semiconducteurs | |
| JPS6234397A (ja) | ダイナミツクメモリ装置 | |
| US4409672A (en) | Dynamic semiconductor memory device | |
| JPH0468716B2 (ja) | ||
| US5694365A (en) | Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode | |
| US4484312A (en) | Dynamic random access memory device | |
| US10217502B2 (en) | Non-volatile semiconductor storage device | |
| US4712123A (en) | Dynamic memory device | |
| JPS5935114B2 (ja) | 増巾回路 | |
| JPS6025835B2 (ja) | 半導体記憶回路 | |
| JPS63282994A (ja) | 半導体ダイナミック・ランダム・アクセス・メモリ | |
| JPS6284491A (ja) | 半導体記憶装置 | |
| JPH0731909B2 (ja) | 半導体記憶装置の動作方法 | |
| JPS6137707B2 (ja) | ||
| JPS59112490A (ja) | 半導体記憶装置 | |
| JPS59178687A (ja) | 半導体記憶装置 |