JPH0219982A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに関し、特に特権割り込み
要求信号を受け、特権モード信号を出力するマイクロプ
ロセッサに関する。

〔従来の技術〕

従来、この種のマイクロプロセッサは、特権割り込み要
求信号を受けて特権モード信号を出力する内部割り込み
制御部と、パス・サイクルの状態を示す複数のステータ
ス信号を出力するステータス信号発生部とを備え、エミ
ュレーション装置等によく使用されていた。

第３図はこのマイクロプロセッサを使用したエミュレー
ション装置の一例を示すブロック図である。

ユーザプログラムは代替メモリ２０Ｂに書き込まれてお
シ、エミュレーシ冒ン中は特権モード状態ではないため
、特権モード信号ＳＶＭのレベルが“Ｏ”になっておシ
、バンク制御回路３０の出力により、オルタネ−トメモ
リ２０Ａはチップセレクト信号Ｃ８が“０＃のため不活
性状態、代替メモ１Ｊ２０Ｂはチップセレクト信号Ｃ８
が′１”で活性状態となシ、代替メモリ２０Ｂ上のユー
ザプログラムが実行される。

ここで、エミュレーション状態からブレーク状態へ遷移
する場合、まず特権割り込み要求信号ＳＶＩが入力され
、内部割り込み制御部１にょシ特権割シ込みが起動され
る。そして、特権モード信号ＳＶＭが１１”となる。

この信号の変化により、バンク制御回路３ｏの出力が変
化し、オルタネートメモＩＪ２０Ａはチップセレクト信
号Ｃ８が１”となシ活性状態、代替メモリ２０Ｂはチッ
プセレクト信号Ｃ８が１０＃となシネ活性状態となり、
オルタネ−トメモリ２０Ａに書き込まれているコントロ
ール・プロクラムラマイクロプロセッサＩＯＢは実行し
ブレーク状態となる。

このように、ブレーク状態では、オルタネートメモ’Ｊ
　２０Ａが活性状態でこのオルタネ−トメモリ２０Ａ上
のコントロール・プログラムが実行され、代替メモ！７
２０Ｂは不活性状態になっている。

ここで代替メモリ２０Ｂの内容をオルタネートメモ１Ｊ
２０Ａに転送したい場合、まずバンク制御回路３０によ
り代替メモリ２０Ｂを活性化させ、その内容を読み出し
て保持し、次にバンク制御回路３０によジオルタネ−ト
メモリ２０Ａを活性化させ、保持されているデータを書
き込む。以上の手順を転送したいデータの数だけ行なう
構成となっている。

〔発明が解決しようとする課題〕

上述した従来のマイクロプロセッサＩＯＢは、エミュレ
ーション装置等に使用し、ブレーク中に代替メモリ２０
Ｂとオルタネ−トメモリ２０．との間でデータの転送を
行う場合、バンク制御回路３０により代替メモリ２０Ｂ
？オルタネートメモリ２０Ａの活性、不活性の状態を制
御して行う構成となっているので、複雑な手順が必要と
なるほか処理時間がかかるという欠点がある。

本発明の目的は、バンク制御回路を除去して手順を簡単
にし、処理時間を短縮することができるマイクロプロセ
ッサを提供することにある。

〔課題を解決するための手段〕

本発明のマイクロプロセッサは、特権割り込み要求信号
を受は特権モード信号を出力する内部割り込み制御部と
、パス・サイクルの状態を示す複数のステータス信号を
出力するステータス発生部と、モード制御信号により保
持信号及び出力信号の内容を変更することができるレジ
スタを備えこのレジスタの出力信号及び前記各ステータ
ス信号に従ってマスク制御信号を出力するプログラマブ
ルデコーダと、前記マスク制御信号に応じて前記特権モ
ード信号をマスクするかそのまま出力するマスク回路と
を有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例をエミュレーション装置
に適用したときのブロック図である。

この実施例のマイクロプロセッサ１０は、特権割り込み
要求信号ＳＶＩを受け、特権モード信号ＳＶＭＯを出力
する内部割り込み制御部１と、パス・サイクルの状態を
示す複数のステータス信号。

データライト・ステータス信号ＷＳＳ及びデータリード
・ステータス信号比ＳＳを出力するステータス信号発生
部２とを備えているほか、モード制御信号ＭＯにより保
持信号及び出力信号の内容を変更することができるレジ
スタ３１及びゲート回路Ｇ、、Ｇ２を備えこのレジスタ
３１の出力信号とデータライト・ステータス信号ＷＳＳ
及びデータリード・ステータス信号Ｒ８Ｓとに従ってマ
スク制御信号を出力するプログラマブルデコーダ３と、
３人力ＡＮＬ）回路で構成されマスク制御信号に応じて
特権モード信号ＳＶＭＯをマスクするかそのまま出力す
るマスク回路４とを備えた構成となっている。

そして、このマイクロプロセッサ１０をエミュレーショ
ン装置に適用する場合、マスク回路４の出力信号ＳＶＭ
を直接オルタネートメモＩＪ２０Ａ及び代替メモｌ７２
０Ｂのチップセレクト信号に印加する構成となっている
。

次に、この実施例及びエミュレーション装置の動作につ
いて説明する。

まず、通常の動作時には、モード制御信号Ｍ０によりレ
ジスタ３１の保持信号Ｗ、Ｒをそれぞれ＠０”Ｋしてお
く。

レジスタ３１の出力信号Ｗ、Ｒはそれぞれ″０”である
ので、２人力ＮＡＮＤのゲート回路ＯＳ　、Ｏ２の出力
は、データライト・ステータス信号ＷＳＳ。

データリード・ステータスｋＬｓｓの状態に関係なく１
＃がそれぞれ出力され、マスク回路４の出力（ＳＶＭ）
は、特権モー　ド信号ＳＶＭＯ２＞Ｅ”１”になると３
人力が全て“１＃となシ＠１＃が出力され、特権モード
信号ｓＶＭＯが０＃になると″Ｏ＃が出力される。

このため、特権割り込み要求信号ＳＶＩが“ｌ”となる
と内部割り込み制御部１よシ特権モード信号ＳＶＭＯが
′１＃になシ、これがそのままマス°り回路４から出力
され、オルタネ−トメモリ２０Ａは活性化され、代替メ
モ’Ｊ２０Ｂは負論理入力のため不活性化され、メモリ
へのアクセスは、オルタネートメモ！ｊ　２０Ａに対し
て行なわれる。

同様に、特権割り込みからの復帰命令を実行後、特権モ
ード信号ＳＶＭＯが０＃となると、オルタネートメモ’
ｊ２０Ａは不活性化され、また代替メモ１ｊ２０Ｂは活
性化され、メモリへのアクセスは代替メモリ２０ａに対
して行なわれる。

ここで、特権モード中、つまジオルタネ−トメモリ２０
Ａのプログラムを実行中にオルタネ−トメモリ２０Ａと
代替メモリ２０．との間でデータ転送をする場合の手順
について説明する。

まず、代替メモリ２０Ｂからオルタネ−トメモリ２０Ａ
へデータ転送する場合、レジスタ３１の保持信号Ｗ　、
　ｉ（、’ｉそれぞれ１０”、′１”Ｋしておく。

プログラム７エツチ中は、データライト・ステータス信
号ＷＳＳ、データリード・ステータス信号ｋＬＳＳは共
に１０＃のままであるので特権モード信号ＳＶＭＯの１
＃がそのままマスク回路４から出力されオルタネ−トメ
モリ２０Ａからプログラムをフェッチする。

データリードサイクルが発生しデータライト・ステータ
ス信号ＷＳＳが＠　０＃、、データリード・ステータス
信号ＲＩＳＳは″１”となると、ゲート回路Ｇ、の出力
は′１”、ゲート回路Ｇ２の出力は１０＃となシ、マス
ク回路４の出力は０”となシ代替メモ’）　２０Ｂが活
性化され、代替メモリ２０Ｂからデータが読み出され保
持される。

次に、データライトサイクルが発生しデータライト・ス
テータス信号ＷＳＳが′１”データリード・ステータス
信号Ｒ８Ｓが１０”になると、ゲート回路Ｇ１．Ｇ２の
出力は共に”１＃となシ、マスク回路４から特権モード
信号ＳＶＭＯの１”がそのまま出力されてオルタネート
メモ！Ｊ　２０Ａが活性化され保持されているデータが
書き込まれる。

オルタネ−トメモリ２０ムから代替メモリ２０Ｂへデー
タを転送する場合は、レジスタ３１の保持信号Ｗ、Ｒを
それぞれ１　ｌ＃、＠　Ｏ＃にしておけばよい。

このように、モード制御信号ＭＯによりレジスタ３１の
保持信号を変えることＫよシ、バンク制御回路なしに容
易にオルタネ−トメモリ２０ム２代替メモ１Ｊ２０Ｂと
の間のデータ転送を行うことができる。

第２図は本発明の第２の実施例をエミーレーション装置
に適用したときのブロック図である。

この実施例のマイクロプロセッサＩＯＡは、ステータス
信号制御部２Ａからデータライト・ステータス信号ＷＳ
ｓ、データリード・ステータス信号Ｒ８Ｓのほか、デー
タセグメント０信号Ｄ８０　。

スタックセグメント信号ＳＳ、プログラムセグメント信
号ＰＳ及びデータセグメント１信号ＤＳＩを発生する場
合の例であり、モード制御信号ＭＯによりレジスタ３１
Ａの保持信号Ａ、Ｂ、Ｓをプログラムし、このレジスタ
３１人の保持信号Ａ、Ｈに従ってセレクタ３２により前
述のセグメント信号ＤＳ０，８８．Ｐａ、ＤＳＩの１つ
を選択して反転、出力し２人力ＯＲのゲート回路Ｇ３に
レジスタ３１人の出力信号Ｓと共に入力し、このゲート
回路Ｇ３から制御されたマスク制御信号を取シ出すプロ
グラマブルデコーダ３人を設け、このマスク制御信号を
２人力ＡＮＬ）のマスク回路量する構成となっている。

通常の動作時には、レジスタ３１Ａの保持信号Ｓを＠１
″にしておくことによりゲート回路Ｇ３の出力は＠″１
＃となりｉスフ回路４Ａの出力（ＳＶＭ）は特権モード
信号ＳＶＭＯと同じになる。

ここで、特権モード中、つまジオルタネ−トメモリ２０
Ａのプログラムを実行中にオリタネートメモ！ｊ　２０
Ａと代替メモリ２０Ｂとの間でデータ転送をする場合の
手順について説明する。

セレクタ３２の選択動作は第１表に示すようになってお
シ、レジスタ３１Ａの保持信号Ａ、Ｂ、８をそれぞれ＠
０”にしておくことによりデータセグメントＯ信号Ｄ８
０を選択し、これを″１＃にして代替メモリ２０Ｂを活
性化しデータリード・ステータス信号ＳＳによりデータ
を読み出して保持し、第１表 オルタネ−トメモリ２０Ａを活性化してデータライト・
ステータス信号ＷＳＳにより保持されたデータを書き込
む。

オルタネ−トメモリ２０Ａから代替メモリ２０Ｂへのデ
ータ転送はデータセグメント１信号ＤＳＩを選択して行
う。

〔発明の効果〕

以上説明したように本発明は、プログラム可能なレジス
タの内容と各ステータス信号とにより特権モード信号を
マスクするかそのまま出力するかを決定する構成とする
ことにより、外部にバンク制御回路を持つことなく、ま
た簡単な手順によジオルタネ−トメモリと代替メモリと
の間のデータ転送を行うことができ、かつ処理時間を短
縮することができる効果がある。

タセグメント０信号ＤＳＯを１０１にするかして

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例をエミュレーション装置に適用したときのブロック
図、第３図は従来のマイクロプロセッサをエミュレーシ
ョン装置に適用したときのブロック図である。 １・・・内部割り込み制御部ｓ　　２ｙ２Ａ・・・ステ
ータス信号発生部、３，３Ａ・・・プログラマブルデコ
ーダ、４．４Ａ・・・マスク回路、１０．ｌ０ＡＩＩＯ
Ｂ・・・マイクロプロセッサ、２０ム・・・オルタネ−
トメモリ、ｚｏＢ・・・代替メモリ、３０・・・バンク
制御回路、３１，３１ム・・・レジスタ、３２・・・セ
レクタ、０１〜Ｇｓ・・・ゲート回路。

Claims (1)

【特許請求の範囲】
1. 特権割り込み要求信号を受け特権モード信号を出力する
   内部割り込み制御部と、パス・サイクルの状態を示す複
   数のステータス信号を出力するステータス発生部と、モ
   ード制御信号により保持信号及び出力信号の内容を変更
   することができるレジスタを備えこのレジスタの出力信
   号及び前記各ステータス信号に従ってマスク制御信号を
   出力するプログラマブルデコーダと、前記マスク制御信
   号に応じて前記特権モード信号をマスクするかそのまま
   出力するマスク回路とを有することを特徴とするマイク
   ロプロセッサ。