JPH02205908A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02205908A JPH02205908A JP1024860A JP2486089A JPH02205908A JP H02205908 A JPH02205908 A JP H02205908A JP 1024860 A JP1024860 A JP 1024860A JP 2486089 A JP2486089 A JP 2486089A JP H02205908 A JPH02205908 A JP H02205908A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- lsi
- drivers
- wiring
- clock drivers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロックトライバに関し、特にクロック入力を
もつＬＳＩの内部クロックを高速化する回路方式に関す
る。
もつＬＳＩの内部クロックを高速化する回路方式に関す
る。
最近のプロセス技術の発達に伴いマイクロプロセッサ等
のＬＳＩの高速化、高集積化がなされ３０−３０−５Ｏ
の高速動作をする製品も開発されている。
のＬＳＩの高速化、高集積化がなされ３０−３０−５Ｏ
の高速動作をする製品も開発されている。
この様な高集積高速ＬＳＩを実現する上の問題点の１つ
として、内部クロックの高速化がある。
として、内部クロックの高速化がある。
すなわち、ＬＳＩが高集積化されるに従って、内部クロ
ックを高速化するとき、従来の様に負荷として容量だけ
を考慮したのでは充分な特性が得られなく、インダクタ
ンス迄考えることが必要になってきた。
ックを高速化するとき、従来の様に負荷として容量だけ
を考慮したのでは充分な特性が得られなく、インダクタ
ンス迄考えることが必要になってきた。
従来この種の問題に対して具体的対策が打たれないまま
進んできた。しかし、今後の高集積化、高速化を考える
とこの問題に対する対策が必至である。従来の様に高容
量負荷に対するためのクロックトライバを大きくするだ
けでは、インダクタンス成分のために目的の動作周波数
では充分なりロック波形が得られないという欠点がある
。
進んできた。しかし、今後の高集積化、高速化を考える
とこの問題に対する対策が必至である。従来の様に高容
量負荷に対するためのクロックトライバを大きくするだ
けでは、インダクタンス成分のために目的の動作周波数
では充分なりロック波形が得られないという欠点がある
。
本発明のクロックトライバは、ＬＳＩ内部の複数箇所に
配置された同一クロックのクロックトライバと、その出
力をワイアドオアする配線とを有する。
配置された同一クロックのクロックトライバと、その出
力をワイアドオアする配線とを有する。
すなわち、本発明では、ＬＳＩ内部の複数箇所にクロッ
クトライバを分散させており、インダクタンス成分の影
響を減少させることができる。
クトライバを分散させており、インダクタンス成分の影
響を減少させることができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
ｌはクロック入力端子、２は入力バッファ、３゜４はク
ロックトライバ、５は内部回路、６は内部クロック信号
線、７は入力バッファ２の出力をクロックトライバ４に
伝える信号線である。ここでクロック入力が変化する時
、内部クロックが変化し瞬時的に内部クロ、り信号線６
に大電流が流れる。しかし、この電流はクロックトライ
バ３，４に分割されて流れるため、インダクタンスによ
る変動を減らすことができる。
ロックトライバ、５は内部回路、６は内部クロック信号
線、７は入力バッファ２の出力をクロックトライバ４に
伝える信号線である。ここでクロック入力が変化する時
、内部クロックが変化し瞬時的に内部クロ、り信号線６
に大電流が流れる。しかし、この電流はクロックトライ
バ３，４に分割されて流れるため、インダクタンスによ
る変動を減らすことができる。
第２図は本発明の他の実施例のブロック図である。この
実施例では、第３のクロックトライバ８を設けており、
クロ、クドライバを３箇所に分散したものである。
実施例では、第３のクロックトライバ８を設けており、
クロ、クドライバを３箇所に分散したものである。
以上説明したように本発明は、クロックトライバをＬＳ
Ｉ内部に分散して配置することによって配線に流れる電
流も分散できることにより、インダクタンス成分での変
動しｄｉ／ｄｔを軽減することカテキクロックの高速化
のために効果がある。
Ｉ内部に分散して配置することによって配線に流れる電
流も分散できることにより、インダクタンス成分での変
動しｄｉ／ｄｔを軽減することカテキクロックの高速化
のために効果がある。
第１図および第２図はそれぞれ本発明の実施例を示すブ
ロック図である。
ロック図である。
Claims (1)
- 半導体チップ内部の複数箇所に配置された同ークロック
ドライバと、その出力をワイアドオアする配線とを有す
ることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024860A JPH02205908A (ja) | 1989-02-03 | 1989-02-03 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024860A JPH02205908A (ja) | 1989-02-03 | 1989-02-03 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205908A true JPH02205908A (ja) | 1990-08-15 |
Family
ID=12149973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024860A Pending JPH02205908A (ja) | 1989-02-03 | 1989-02-03 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205908A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156127A (ja) * | 1984-01-25 | 1985-08-16 | Toshiba Corp | 半導体集積回路装置 |
| JPS6146510A (ja) * | 1984-08-06 | 1986-03-06 | アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド | クロツク駆動回路 |
| JPS6182525A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 半導体集積回路装置 |
| JPS63205720A (ja) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | 大規模半導体論理回路 |
-
1989
- 1989-02-03 JP JP1024860A patent/JPH02205908A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156127A (ja) * | 1984-01-25 | 1985-08-16 | Toshiba Corp | 半導体集積回路装置 |
| JPS6146510A (ja) * | 1984-08-06 | 1986-03-06 | アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド | クロツク駆動回路 |
| JPS6182525A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 半導体集積回路装置 |
| JPS63205720A (ja) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | 大規模半導体論理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481209A (en) | Clock distribution and control in an integrated circuit | |
| US5396129A (en) | Semiconductor integrated circuit apparatus comprising clock signal line formed in a ring shape | |
| JPH0527982B2 (ja) | ||
| KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
| US6260181B1 (en) | Integrated circuit and the design method thereof | |
| JPH02205908A (ja) | データ処理装置 | |
| JPH04192350A (ja) | 半導体集積回路装置 | |
| US5670802A (en) | Semiconductor device | |
| KR100261201B1 (ko) | 반도체 집적회로 및 시스템 | |
| JPS6155300B2 (ja) | ||
| JPS62217632A (ja) | 半導体集積回路 | |
| US5359212A (en) | Integrated circuit with layout effective for high-speed processing | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH06112205A (ja) | 半導体集積回路装置 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH0954752A (ja) | 双方向バスの制御方式 | |
| JPH04373160A (ja) | 半導体集積回路 | |
| JPH04290261A (ja) | 半導体回路のレイアウト方法 | |
| JPH08204135A (ja) | 半導体集積回路 | |
| JPH09146655A (ja) | クロック分配方法 | |
| JPH03175655A (ja) | ロジックｉｃ | |
| JPH0195534A (ja) | 半導体装置 | |
| JPH01125952A (ja) | マスタスライス集積回路 | |
| KR19980043552A (ko) | 반도체 칩의 부하 구동 회로 | |
| JPH07226439A (ja) | 半導体集積回路 |