JPH022163B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はプログラム可能な多数の時間監視回路
の構成法に関するものである。

〈背景〉 従来、プログラム可能な時間監視（以後、「時
間監視」を「タイマ」と記す）回路であつて、既
に設定され、動作中のタイマ回路をタイマ利用者
からの指示により、停止（無効化）する機能を有
するタイマ回路においては、個々のタイマ回路毎
にタイマの停止（無効化）機能をもつ必要があ
り、そのタイマの利用者とそのタイマ回路とを１
対１に対応付けておく必要があつた。このため大
量のタイマ回路の実現はハードウエア量的に困難
であつた。

〈発明の概要〉 この発明は前記欠点を解決するため、ダイナミ
ツクに割当てられているタイマカウンタスタツク
内の任意のタイマカウンタの無効化処理を可能と
する時間監視回路を提供するものである。

〈実施例〉 第１図はこの発明の実施例に用いられ、外部回
路から出力されるタイマ制御語（TMCWと略す
る場合がある）の形式例を示す。このタイマ制御
語は第０〜第７ビツトの８ビツトの監視時間値フ
イールド、第８及び第９ビツトの２ビツトの基準
タイマ値フイールド、第10及び第11ビツトの２ビ
ツトのタイマ種別フイールド、第12〜第15ビツト
の４ビツトのパス番号グループ識別子フイールド
及び第16〜第23ビツトの８ビツトのパス番号フイ
ールドから成る。前記監視時間値フイールドは８
ビツトであるから０〜255の値を設定でき、当該
値に次に述べる基準タイマ値を乗ずると、所要の
監視時間になる。基準タイマ値フイールドはその
２ビツトの状態により既に登録されているタイマ
制御語の無効化指示を行う他、基準タイマ値とし
て10ミリ秒、１秒及び１分の指定を行う。例えば
１ミリ秒の指定では監視時間値フイールドと共に
０〜2560ミリ秒、１分の指定では０〜256分の時
間監視指示が可能である。タイマ種別フイールド
はＴ０〜Ｔ３の指定ができ、つまり同一回線で４
個までの異なるタイマが設定できる。パス番号グ
ループ識別子フイールドは、タイマの依頼元を示
し、例えば通信制御プログラム内の処理ルーチン
に対応させることができる。パス番号フイールド
はタイマを要求する回線番号を示す。

第２図はこの発明の実施例を示し、タイマ登録
レジスタ部１は外部回路から出力されたタイマを
保持し、２はタイマの登録更新制御部であり、タ
イマ制御語記憶部３は複数のタイマ制御語及びタ
イマ有効識別子を保持し、登録アドレスポインタ
部４はタイマ登録用のタイマ制御語記憶部アドレ
スを保持し、インクリメンタ／デクリメンタを有
する。タイマ有効識別子記憶部５はタイマ制御語
記憶部３内のタイマ制御語のうち、有効なものを
識別するタイマ有効識別子を保持し、タイマ識別
ID（タイマ制御語内の第10〜第23ビツトであるタ
イマ種別、パス番号識別子及びパス番号からな
る）によりアドレスされる。内部インターバルタ
イマ部６は、タイマ制御語の基準タイマ値で指定
した３種類の基準値タイマ回路をもち、更新アド
レスポインタ部７はタイマ更新用のタイマ制御語
記憶部アドレスを保持し、インクリメンタを有す
る。タイマ更新レジスタ８はタイマ更新時、タイ
マ制御語記憶部３から読出したタイマ制御語を保
持し、監視時間値フイールドに、デクリメンタを
有する。タイマ有効識別子メモリ５の出力とタイ
マ制御語記憶部３から読出したタイマ有効識別子
とは比較器９で比較され、登録アドレスポインタ
部４と更新アドレスポインタ部７との内容は比較
器１０で比較される。

次に動作例を第３図を参照して説明する。

タイマ登録レジスタ部１にタイマ制御語が出力
されると、ステツプS₁に示すようにそのタイマ制
御語のタイマIDからタイマ有効識別子記憶部
（TCRAM）５を読出し、ステツプS₂でその読出
された内容がインクリメントされる。ステツプS₃
でその出力されたタイマ制御語が無効指示でなけ
ればステツプS₄で更に制御部２内に保持している
タイマ制御語記憶部３がオーバーフローしている
ことを示すタイマスタツクオーバフローフラグを
チエツクし、そのフラグが“０”であれば登録ア
ドレスポインタ部（TMSP.O）４をインクリメ
ント（＋１）し、（ステツプS₅）、その値をアドレ
スとして当該タイマ制御語と、当該タイマ制御語
のタイマIDをアドレスとしたタイマ有効識別子
記憶部５の内容をインクリメント（＋１）した値
とをタイマ制御語記憶部３（TMS）へ格納する
（ステツプS₇）。この処理によりこのタイマ制御語
と同一のタイマIDをもつタイマ制御語がタイマ
制御語記憶部３内に複数存在する場合があつて
も、同時に格納されているタイマ有効識別子の値
と、タイマ有効識別子記憶部５内で、そのタイマ
IDをアドレスとする内容とが一致するタイマ制
御語はたゞ１個しかなく、当該タイマ制御語のみ
を有効とすることができる。

第４図に示すように内部インターバルタイマ部
６の１つのタイマからタイムアウトが発生すると
登録更新制御部２はステツプS₂₁で登録アドレス
ポインタ部４（TMSO）をチエツクし登録が全
くないか見て、登録がある場合はステツプS₂₂で
更新アドレスポインタ部７（TMSP１）をリセ
ツトし、ステツプS₂₃でTMSP１をインクリメン
トし、ステツプS₂₄でその更新アドレスポインタ
部７の内容をアドレスとしてタイマ制御語記憶部
３（TMS）からタイマ制御語及びタイマ有効識
別子を読出し、タイマ更新レジスタ８に保持す
る。次にステツプS₂₅でその読出されたタイマ制
御語のタイマIDをアドレスとして、タイマ有効
識別子記憶部５（TCRAM）の内容を読出し、
これとタイマ更新レジスタ８内のタイマ有効識別
子と比較回路９により比較し、不一致の場合は無
効なタイマ制御語として、当該タイマ制御語をタ
イマ制御語記憶部３から除去する。前記比較で両
タイマ有効識別子が一致すればステツプS₂₆で割
込みを発生した基準値タイマ回路の基準タイマ値
と、タイマ制御語内の基準タイマ値フイールドで
指定される基準タイマ値と比較し、一致すればス
テツプS₂₇で当該タイマ制御語の監視時間値フイ
ールドの内容をデクリメントする。ステツプS₂₈
でそのデクリメントの結果が“０”になつた場合
は、ステツプS₂₉で外部回路に対し、タイムアウ
ト発生の割込みを行うと共に当該タイマ制御語を
タイマ制御語記憶部３から除去する。ステツプ
S₂₈で前記デクリメントの結果が“０”でない場
合はステツプS₃₀で当該タイマ制御語を更新アド
レスポインタ部７の示すタイマ制御語記憶部３へ
格納（戻す）する。

ステツプS₂₅での前記比較で基準タイマ値が不
一致の場合は、ステツプS₃₀でその時の更新レジ
スタ８のタイマ制御語をタイマ制御語記憶部３へ
戻し、ステツプS₃₁で登録アドレスポインタ部４、
更新アドレスポインタ部７の内容が一致してなけ
ればステツプS₂₃に戻り、更新アドレスポインタ
部７をインクリメントして次のタイマ制御語の更
新処理に移行する。そして更新アドレスポインタ
部７を順次インクリメントしてタイマ制御語の更
新処理を行い、ステツプS₃₁で更新アドレスポイ
ンタ部７と登録アドレスポインタ部４の内容が比
較器１０で一致した時のアドレスのタイマ制御語
に対する更新処理が終了すると、前記内部インタ
ーバルタイマ部６の１つの基準値タイマ回路から
の割込みによる更新処理は終了する。

タイマ制御語記憶部３内の無効なタイマ制御語
は以下の手順で除去される。タイマ制御語の更新
処理時、タイマ有効識別子の不一致（ステツプ
S₂₅）あるいはタイマ制御語のタイムアウト時
（ステツプS₃₄）、ステツプS₃₅で登録アドレスポイ
ンタ部４、更新アドレスポインタ部７の内容が一
致してなければ、ステツプS₃₆でタイマ制御語記
憶部３の読出しアドレスを更新アドレスポインタ
部７側から登録アドレスポインタ部４側に切替え
て、その時の最新のタイマ制御語TMCW（ｊ＋
１）（第５図も参照）をタイマ制御語記憶部３の
内容を読出し、タイマ更新レジスタ８に保持した
のち、ステツプS₃₇で登録アドレスポインタ部４
の内容をデクリメント（−１）し（第５図の例で
はFDとなり）ステツプS₂₅に戻り、タイマ制御語
記憶部３の読出しアドレスを更新アドレスポイン
タ部側に移し、タイマ更新レジスタ８内のタイマ
制御語の更新処理を前記と同様に行い、つまりス
テツプS₂₆，S₃₀を経て、タイマ更新レジスタ８の
タイマ制御語TMCW（ｊ＋１）を、タイマ制御語
記憶部３から除去した場合のアドレスポインタ、
即ち更新アドレスポインタ部の内容（第５図の例
では02）をアドレスとしてタイマ制御語記憶部３
に格納される。第５図においてTMCW２がタイ
ムアウト又は無効TMCWとなつた場合であり、
「―」は空領域を示す。

既にタイマ制御語記憶部３内に保持されている
有効なタイマ制御語の無効化指示（無効化すべき
タイマ制御語と同一タイマIDで基準タイマ値フ
イールドを無効化指示したもの）を受領すると、
登録更新制御部２は、タイマ登録レジスタ１内の
タイマ制御語のタイマIDをアドレスとするタイ
マ有効識別子記憶部５の内容をインクリメントす
る。従つて当該無効タイマ制御語は、タイマの更
新処理時、タイマ有効識別子の不一致として検出
され、前述したようにタイマ制御語記憶部３内か
らの除去処理が行われる。

タイマスタツクオーバフローフラグが“１”の
場合で、タイマ更新処理時ステツプS₃₁又はS₃₃の
後にステツプS₃₈に移り、無効タイマ制御語の処
理によりタイマ制御語記憶部３内に一定量（この
例では８）の空領域が生じた場合、ステツプS₃₉
でタイマスタツクオーバフローフラグが“１”な
らばステツプS₄₀で登録更新制御部２はタイマス
タツクオーバフローフラグを“０”にしたのちス
テツプS₄₁で外部回路に対しタイマスタツクオー
バフロー解除の割込みを発生する。外部回路はそ
れを契機として保持していたタイマ制御語を出力
することができる。

タイマ有効識別子記憶部のビツト幅は外部回路
から発行されるタイマ登録／無効化指示間隔、タ
イマ制御語記憶部３の容量、基準タイマの最小割
込み間隔及びタイマ制御語の更新時間の関係から
明らかにできる。つまり、タイマ制御語記憶部３
内のすべてのタイマ制御語の更新時間内に発行さ
れるタイマ登録のタイマ制御語を識別できればよ
く、例えば外部回路からのタイマ制御語の発行間
隔が１ミリ秒、最大更新時間が３ミリ秒であれば
更新期間中に３個の同一タイマIDをもつタイマ
制御語が存在する可能性があるから、タイマ有効
識別子は２ビツト（４つの区別が可能）でよい。
また、最小発行間隔＞最大更新時間であれば、タ
イマ有効識別子は１ビツトでよい。

〈効果〉 以上説明したように、この発明はダイナミツク
に割当てられたタイマ回路の無効化処理を高速に
実行することができるので、タイマ回路の無効化
機能を有する大量のタイマ回路を安価に提供で
き、従つて装置の処理能力の向上、コストパフオ
ーマンスの向上に役立たせることができる。

【図面の簡単な説明】

第１図はこの発明で使用するタイマ制御語の一
形式例を示す図、第２図はこの発明の一実施例を
示すブロツク図、第３図及び第４図はそれぞれ動
作の説明に供するための流れ図、第５図はタイマ
制御語がタイムアウトした場合あるいは無効なタ
イマ制御語を検出した場合のタイマ制御語記憶部
の内容及び登録・更新アドレスポインタ部内容の
推移図である。 １：タイマ登録レジスタ部、２：登録更新制御
部、３：タイマ制御語記憶部、４：登録アドレス
ポインタ部、５：タイマ有効識別子記憶部、６：
内部インターバルタイマ部、７：更新アドレスポ
インタ部、８：タイマ更新レジスタ、９，１０：
比較器。

Claims (1)

1. 【特許請求の範囲】 １ 基準タイマ値、タイマ種別、監視時間値、パ
   ス番号及び前記パス番号が属するグループ識別子
   から成るタイマ制御語を保持するタイマ登録レジ
   スタ部と、前記タイマ制御語を区別するため、タ
   イマ制御語内のタイマ種別、グループ識別子及び
   パス番号により構成されるタイマIDによりアド
   レスされ、タイマ制御語記憶部内のタイマ制御語
   の有効／無効を制御するタイマ有効識別子を保持
   するタイマ有効識別子記憶部と、前記タイマ制御
   語及びそのタイマ制御語対応のタイマ有効識別子
   を複数個蓄積するためのタイマ制御語記憶部と、
   タイマ制御語を前記タイマ制御語記憶部に格納す
   るためのアドレスを保持する登録アドレスポイン
   タ部と、更新すべきタイマ制御語を前記タイマ制
   御語記憶部から読出すためのアドレスを保持する
   更新アドレスポインタ部と、タイマ制御語で示さ
   れる基準タイマ値の時間毎に、割込み信号を発生
   する内部インターバルタイマ部と、 外部回路から出力されたタイマ制御語が、既に
   タイマ制御語記憶部内に格納されているタイマ制
   御語の無効化指示の場合は、当該タイマ制御語の
   タイマIDでアドレスされるタイマ有効識別子記
   憶部の内容に１を加算する手段と、出力されたタ
   イマ制御語が登録指示の場合は、当該タイマ制御
   語のタイマIDでアドレスされるタイマ有効識別
   子記憶部の内容に１を加算する手段と、その加算
   した結果の値を当該タイマ制御語と共に、前記登
   録アドレスポインタ部の内容に１を加算したアド
   レスが示す前記タイマ制御語記憶部に格納する手
   段と、タイマ制御語の更新処理時、前記更新アド
   レスポインタ部の内容をアドレスとして前記タイ
   マ制御語記憶部から読出されたタイマ有効識別子
   と、同時に読出されたタイマ制御語のタイマID
   をアドレスとして前記タイマ有効識別子記憶部か
   ら読出したタイマ有効識別子の内容とが不一致の
   場合、当該タイマ制御語を前記タイマ制御語記憶
   部から除去する手段とよりなる登録更新制御部と
   を具備する時間監視回路。