JPH02216544A - リアルチップシミュレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリアルチップシミュレーション方式に関する。

〔従来の技術〕

従来、この種のリアルチップシミュレーション方式は、
シミュレーションが始まってからＬＳＩへの入カバター
ンを記憶してヒストリーとして残して置く、この時、最
小入力周波数の変化点毎にシミュレータ内部のベクタメ
モリに記憶され１、このベクタメモリの情報を読み出し
てシミュレーション結果を確認していた。

第２図（ａ）は従来のリアルチップシミュレーション方
式の一例を示すブロック図、第２図（ｂ）は第２図（ａ
＞におけるシミュレーション結果を示す波形図である。

第２図において、２０１は入力クロック周波数、２０２
はシミュレーション対象回路、２０３はシミュレーショ
ン対象回路２０２の出力波形を示す、第２図に示す従来
例では、入力クロック周波数２０１を入力すると、シミ
ュレーション対象回路２０３の出力波形２０２になった
時、入力クロック周波数２０１の変化点■′、■′、■
′■′〜の状態値をベクタメモリに格納する。

〔発明が解決しようとする課題〕

上述した従来のリアルチップシミュレーション方式では
、入力周波数が高くなると入力パターン数の変化点が多
くなるので、ベクタ数は同じでもシミュレーション結果
をベクタメモリに格納するときすぐにオーバーしてしま
うためシミュレーションを行うことができないという欠
点がある。

〔課題を解決するための手段〕

本発明のリアルチップシミュレーション方式は、内部に
分周回路をもつＬＳＩをリアルチップシミュレーターに
よりシミュレーションするリアルチップシミュレーショ
ン方式において、シミュレーション実行パターンを２倍
に伸ばす倍周期回路を備えることを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）−は本発明のリアルチップシミュレーショ
ン方式の一実施例を示すブロック図、第１図（ｂ）は第
１図（ａ）におけるシミュレーション結果を示す波形図
である。

第１図において、１００は倍周期回路、１０１は入力ク
ロック周波数、１０２は倍周期回路１０Ｏの出力波形、
１０３はシミュレーション対象回路、１０４はシミュレ
ーション対象回路１０３の出力波形、１０５は遅延線、
１０６は遅延線１０５の出力、１０７はイクスクルシブ
・オア回路を示す。

続いて本実施例の動作について説明する。

第１図に示すように、倍周期回路１００は遅延線１０５
と、遅延線１０５の出力１０６と入力クロック周波数１
０１とのイクスクルシプ・オアを取るイクスクルシブ・
オア回路１０７とで構成され、入力クロック周波数１０
１を入力すると、倍周期回路１００の出力波形１０２が
得られる。この出力波形１０２は第２図（ｂ）に示した
従来方式のクロック周波数２０１と同じとなり、シミュ
レーション結果を変えることなく、シミュレーション対
象回路１０３の出力波形１０４は従来方式における出力
波形２０２と同様の結果となる。このことにより入力ク
ロック周波数１０１の変化点■、■、■、■、〜の状態
値をベクタメモリに格納するが、従来方式の変化点■′
、■′が本実施例における変化点■、■に対応し、シミ
ュレーション実行パターンを２倍に伸ばすことができる
。

〔発明の効果〕

以上説明したように本発明は、倍周期回路を設けて入力
クロック周波数を半分に押さえることにより、シミュレ
ーションパターンの情報を２倍多く取れるので、シミュ
レーションの解析に有効な手段として使用できる効果が
ある。

ジョン対象回路の出力波形、１０５・・・遅延線、１０
６・・・遅延線の出力、１０７・・・イクスクルシプ・
オア回路。

Claims (1)

【特許請求の範囲】
1. 内部に分周回路をもつＬＳＩをリアルチップシミュレー
   ターによりシミュレーションするリアルチップシミュレ
   ーション方式において、シミュレーション実行パターン
   を２倍に伸ばす倍周期回路を備えることを特徴とするリ
   アルチップシミュレーション方式。