JPH02222158A - 動的チツプ・バーン・イン可能なテープ構造 - Google Patents
動的チツプ・バーン・イン可能なテープ構造Info
- Publication number
- JPH02222158A JPH02222158A JP1338902A JP33890289A JPH02222158A JP H02222158 A JPH02222158 A JP H02222158A JP 1338902 A JP1338902 A JP 1338902A JP 33890289 A JP33890289 A JP 33890289A JP H02222158 A JPH02222158 A JP H02222158A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape
- insulating tape
- wires
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、一般にテープ自動ボンディングした半導体チ
ップの製造に関し、より具体的には、後続の実装工程の
ために電気ワイヤ上に集積回路を装着する製造工程にお
ける、動的パーツ・イン操作を改善するための構造及び
技法に関する。
ップの製造に関し、より具体的には、後続の実装工程の
ために電気ワイヤ上に集積回路を装着する製造工程にお
ける、動的パーツ・イン操作を改善するための構造及び
技法に関する。
Ｂ、従来の技術
集積回路チップを装着するための１つの技法は、テープ
自動ボンディング（ＴＡＢ）と呼ばれる工程を用いるも
のである。この技法では、細長い絶縁テープを用意して
、通常のめっき及びエッチング工程によりその上に回路
線を形成させ、テープに沿って、それぞれ所期のワイヤ
・パターンを何し、その上に各集積回路チップをボンデ
ィングさせるべき、一連の位置が形成されるようにする
。
自動ボンディング（ＴＡＢ）と呼ばれる工程を用いるも
のである。この技法では、細長い絶縁テープを用意して
、通常のめっき及びエッチング工程によりその上に回路
線を形成させ、テープに沿って、それぞれ所期のワイヤ
・パターンを何し、その上に各集積回路チップをボンデ
ィングさせるべき、一連の位置が形成されるようにする
。
自動機械装置がテープをチップ装着部を通過させ、チッ
プ装着部で、所期の集積回路チップが、テープに沿って
各位置に形成されたワイヤ配線パターンで順次取り付け
られる。チップは様々な位置に個別に取り付けられるの
で、ボンディング操作と同時にテスト機能を実行して、
明らかに受容できないチップの初期判定を行なう。こう
した欠陥チップは直ちに除去でき、その後の加工は行な
わない。
プ装着部で、所期の集積回路チップが、テープに沿って
各位置に形成されたワイヤ配線パターンで順次取り付け
られる。チップは様々な位置に個別に取り付けられるの
で、ボンディング操作と同時にテスト機能を実行して、
明らかに受容できないチップの初期判定を行なう。こう
した欠陥チップは直ちに除去でき、その後の加工は行な
わない。
しかし、テープ自動ボンディングの技術分野では、チッ
プの「動的パーツ・イン」と呼ばれる操作を実施するの
が、周知の方式である。この動的パーツ・インを行なう
には、チップを約１２０°Ｃまで加熱し、通常の動作電
圧を越える電圧と諸信号をチップの様々な位置に印加し
て、チップを動作させる。この技法を用いて、初期テス
ト技法ではテストが合格に見えるが、非常に早期に障害
を示すチップを、容易に識別できることが判明している
。動的パーツ・インは、この早期障害速度を加速させて
、動的パーツ・イン操作の直後に障害のあるチップを識
別し、その後の加工から除外することができる。また、
動的パーツ・インが実際に集積回路チップの耐用寿命を
延ばす可能性があると指摘した人々もいる。いずれにせ
よ、通常は動的パーツ・インは、ＴＡＢ半導体チップ製
造の加工段階の一部として実施されている。
プの「動的パーツ・イン」と呼ばれる操作を実施するの
が、周知の方式である。この動的パーツ・インを行なう
には、チップを約１２０°Ｃまで加熱し、通常の動作電
圧を越える電圧と諸信号をチップの様々な位置に印加し
て、チップを動作させる。この技法を用いて、初期テス
ト技法ではテストが合格に見えるが、非常に早期に障害
を示すチップを、容易に識別できることが判明している
。動的パーツ・インは、この早期障害速度を加速させて
、動的パーツ・イン操作の直後に障害のあるチップを識
別し、その後の加工から除外することができる。また、
動的パーツ・インが実際に集積回路チップの耐用寿命を
延ばす可能性があると指摘した人々もいる。いずれにせ
よ、通常は動的パーツ・インは、ＴＡＢ半導体チップ製
造の加工段階の一部として実施されている。
Ｃ０発明が解決しようとする課題
上記のように、動的パーツ・インには、電源電位と接地
電位、並びに様々な信号レベルをチップに印加すること
が必要である。チップが絶縁テープ上に残っているとき
、チップの幾何形状は、僅か２種の異なる信号レベル及
び電力レベルがすべてのチップに同時に印加できるよう
なものである。
電位、並びに様々な信号レベルをチップに印加すること
が必要である。チップが絶縁テープ上に残っているとき
、チップの幾何形状は、僅か２種の異なる信号レベル及
び電力レベルがすべてのチップに同時に印加できるよう
なものである。
すなわち、一方のレベルは、チップの１つの周辺部を走
る線によって印加され、他方のレベルはチップの他方の
周辺部を走る線によって印加される。
る線によって印加され、他方のレベルはチップの他方の
周辺部を走る線によって印加される。
第３の信号レベルまたは電力レベルを印加するには、ワ
イヤを交差させることが必要になるが、それは、テープ
上にワイヤ・パターンを形成させる工程で容易に実現す
ることができない。したがって、チップの動的パーツ・
インでは、通常、この動的パーツ・イン操作の間、各チ
ップに個別に電力及び信号を印加することが必要であっ
た。
イヤを交差させることが必要になるが、それは、テープ
上にワイヤ・パターンを形成させる工程で容易に実現す
ることができない。したがって、チップの動的パーツ・
インでは、通常、この動的パーツ・イン操作の間、各チ
ップに個別に電力及び信号を印加することが必要であっ
た。
本発明の目的は、上記の要件を満たす適当なパーツ・イ
ン技法を提供することにある。
ン技法を提供することにある。
００課題を解決するための手段
ＴＡＢ製造操作における動的パーツ・インの間、チップ
をテープに取り付けたままで、チップに複数の電力レベ
ル、接地レベル及び信号レベルを印加できることが判明
した。この技法によれば、通常の方法で第１の絶縁テー
プの裏面に形成させたプリント回路ワイヤ上に、半導体
チップを順次装着する。絶縁テープ上の各チップ位置の
間の位置に、絶縁テープを貫通する開口を設ける。各チ
ップ位置から延びる複数の回路ワイヤが、第１絶縁テー
プの裏面上の開口を越えて延びる。第２の絶縁テープを
第１絶縁テープの裏面に貼りつける。
をテープに取り付けたままで、チップに複数の電力レベ
ル、接地レベル及び信号レベルを印加できることが判明
した。この技法によれば、通常の方法で第１の絶縁テー
プの裏面に形成させたプリント回路ワイヤ上に、半導体
チップを順次装着する。絶縁テープ上の各チップ位置の
間の位置に、絶縁テープを貫通する開口を設ける。各チ
ップ位置から延びる複数の回路ワイヤが、第１絶縁テー
プの裏面上の開口を越えて延びる。第２の絶縁テープを
第１絶縁テープの裏面に貼りつける。
この第２絶縁テープは、その第１絶縁テープと接触する
面上に長手方向に延びる導線を形成させてあり、それら
の導線は、第１絶縁テープの裏面上のワイヤと位置合せ
された開口を横切って延びるように位置決めしてあり、
第１絶縁テープはこの開口の上方を延びる。導線はそれ
らの開口を通してワイヤに電気的にボンディングしてあ
り、そのためパーツ・イン操作中に、各チップの様々な
位置に電力及び信号を同時に供給できるようになってい
る。パーツ・イン操作を実施するには、チップを固定し
たままテープを巻き取って炉に入れ、所望の温度に達し
たとき、様々な導線を通じて電気信号と所要の電圧レベ
ルを供給してチップを動作させる。
面上に長手方向に延びる導線を形成させてあり、それら
の導線は、第１絶縁テープの裏面上のワイヤと位置合せ
された開口を横切って延びるように位置決めしてあり、
第１絶縁テープはこの開口の上方を延びる。導線はそれ
らの開口を通してワイヤに電気的にボンディングしてあ
り、そのためパーツ・イン操作中に、各チップの様々な
位置に電力及び信号を同時に供給できるようになってい
る。パーツ・イン操作を実施するには、チップを固定し
たままテープを巻き取って炉に入れ、所望の温度に達し
たとき、様々な導線を通じて電気信号と所要の電圧レベ
ルを供給してチップを動作させる。
Ｅ、実施例
図面、差し当たっては第１図を参照すると、いくつかの
材料のどれかから形成した通常の絶縁テープ１０が示さ
れている。デュポン社からカプトン（Ｋａｐｔｏｎ ）
という商品名で市販されているポリイミドが、この目的
には特に適している。テープの表面１４には、その長平
方向に沿って隔置された位置に、通常の回路パターン線
１２が形成しである。第１図に示した回路パターン１２
は図式的かつ代表的なものにすぎず、通常はもっと間隔
の狭い線をもっと多数含むもっと複雑なパターンがある
ことを了解されたい。本明細書の各図は、当該技法を例
示したものにすぎず、特定のチップ用の特定の回路パタ
ーンを表したものではない。
材料のどれかから形成した通常の絶縁テープ１０が示さ
れている。デュポン社からカプトン（Ｋａｐｔｏｎ ）
という商品名で市販されているポリイミドが、この目的
には特に適している。テープの表面１４には、その長平
方向に沿って隔置された位置に、通常の回路パターン線
１２が形成しである。第１図に示した回路パターン１２
は図式的かつ代表的なものにすぎず、通常はもっと間隔
の狭い線をもっと多数含むもっと複雑なパターンがある
ことを了解されたい。本明細書の各図は、当該技法を例
示したものにすぎず、特定のチップ用の特定の回路パタ
ーンを表したものではない。
通常通り、中央に窓１６を形成して、それを越えて回路
線１２を延ばし、周知の通常の方法でチップ１８を回路
線１２にボンディングさせ名。境界または外縁を画定す
る方形開口２０も設ける。この開口はチップの外縁を画
定するもので、当技術分野で周知の通り、最終的には、
チップを切断して、後続のチップ実装のために必要な露
出した電気結線を形成するのに使用される。これはすべ
て従来技術で通常のものであり、それ自体は本発明の一
部ではない。
線１２を延ばし、周知の通常の方法でチップ１８を回路
線１２にボンディングさせ名。境界または外縁を画定す
る方形開口２０も設ける。この開口はチップの外縁を画
定するもので、当技術分野で周知の通り、最終的には、
チップを切断して、後続のチップ実装のために必要な露
出した電気結線を形成するのに使用される。これはすべ
て従来技術で通常のものであり、それ自体は本発明の一
部ではない。
また、チップ１８を回路パターン・ワイヤ１２上に装着
する際に、各チップ上でテスト機能を実行して、チップ
の良否を示す初期指示を出させることも、当技術分野で
は通常のことである。不良チップは直ちに除去または切
除することができ、良品は加工を続ける。しかし、上記
のように、その後の動的パーツ・インで、初期テストで
は良品に見えたが、早期の障害を起こしそうなチップが
識別される。これは、動的パーツ・インを実施するため
の改良された技法及び構造であり、本発明が対象とする
所である。
する際に、各チップ上でテスト機能を実行して、チップ
の良否を示す初期指示を出させることも、当技術分野で
は通常のことである。不良チップは直ちに除去または切
除することができ、良品は加工を続ける。しかし、上記
のように、その後の動的パーツ・インで、初期テストで
は良品に見えたが、早期の障害を起こしそうなチップが
識別される。これは、動的パーツ・インを実施するため
の改良された技法及び構造であり、本発明が対象とする
所である。
そのために、絶縁テープ１０中に一連の方形開口２２を
形成する。第１図に示すように、隣接する各チップ位置
の間に１つずつ方形開口を形成する。各チップ位置に対
する回路線パターン１２は、何本かの線２４を含み、そ
れらの線はテープの表面１４上の窓２２を通過する。こ
こに図示した実施例では、ｌチップ位置当り３本の線２
４が窓を通過する。しかし、ワイヤや線の数はもっと多
くてもよく、この図は例示のために示したものにすぎな
いことを理解されたい。
形成する。第１図に示すように、隣接する各チップ位置
の間に１つずつ方形開口を形成する。各チップ位置に対
する回路線パターン１２は、何本かの線２４を含み、そ
れらの線はテープの表面１４上の窓２２を通過する。こ
こに図示した実施例では、ｌチップ位置当り３本の線２
４が窓を通過する。しかし、ワイヤや線の数はもっと多
くてもよく、この図は例示のために示したものにすぎな
いことを理解されたい。
第２図に示すように、第２の絶縁テープ２６を用意する
。このテープの片面２８上に複数の平行な導線３０が形
成しである。導線３０は、窓２２を越えて延びる線２４
の間隔と同じ間隔で隔置されており、第３図及び第５図
ないし第８図に示すようにテープ１０の裏面３２にテー
プ２６を装着したとき、線２４と位置合せして位置決め
される。
。このテープの片面２８上に複数の平行な導線３０が形
成しである。導線３０は、窓２２を越えて延びる線２４
の間隔と同じ間隔で隔置されており、第３図及び第５図
ないし第８図に示すようにテープ１０の裏面３２にテー
プ２６を装着したとき、線２４と位置合せして位置決め
される。
それらの図に示すように、テープ２６は、テープ１０の
裏面３２の、導線３０がテープ１０の表面１４上の線２
４と位置合せされるような位置に取り付ける。各導線３
０は、加圧溶接などの方法により、第３図、第５図、第
７図及び第８図に示すように線２４の１本にボンディン
グして、その機械的支持と電気的接触を行なう。大抵の
場合は、テープ２６をテープ１０の裏面３２と接触させ
、導線３０を線２４にボンディングするだけで、十分な
機械的支持が得られる。しかし、さらに支持が必要な場
合は、テープ２Ｂを接着剤でテープ１０の裏面３２に接
着することができる。
裏面３２の、導線３０がテープ１０の表面１４上の線２
４と位置合せされるような位置に取り付ける。各導線３
０は、加圧溶接などの方法により、第３図、第５図、第
７図及び第８図に示すように線２４の１本にボンディン
グして、その機械的支持と電気的接触を行なう。大抵の
場合は、テープ２６をテープ１０の裏面３２と接触させ
、導線３０を線２４にボンディングするだけで、十分な
機械的支持が得られる。しかし、さらに支持が必要な場
合は、テープ２Ｂを接着剤でテープ１０の裏面３２に接
着することができる。
各線２４は、第１図、第３図及び第５図に示すように、
各チップ位置に対する回路線パターン１２のワイヤに接
続する。すなわち、線３０のいずれか１本に電圧または
接地レベルまたは信号が印加される場合、それは各チッ
プのテープ１０に沿った特定の位置に印加されることに
なる。希望するなら、短絡を防止するため、窓１６内の
チップ１０の周りにボンディング・コンパウンド３４を
付着させて、導線３０がチップ１８の一部と、あるいは
窓１６内へ延びる回路線パターン１２の一部と接触しな
いようにすることができる。
各チップ位置に対する回路線パターン１２のワイヤに接
続する。すなわち、線３０のいずれか１本に電圧または
接地レベルまたは信号が印加される場合、それは各チッ
プのテープ１０に沿った特定の位置に印加されることに
なる。希望するなら、短絡を防止するため、窓１６内の
チップ１０の周りにボンディング・コンパウンド３４を
付着させて、導線３０がチップ１８の一部と、あるいは
窓１６内へ延びる回路線パターン１２の一部と接触しな
いようにすることができる。
その後、チップを装着したアセンブリ全体を、第４図に
示すように巻き取って、適当な温度、たとえば１２０℃
に保った炉に入れ、様々な導線３０に、接地レベル、た
きえば７．５ボルトの電圧レベル及び信号レベルを印加
して、チップを動作させ、動的パーツ・インを実施する
ことができる。
示すように巻き取って、適当な温度、たとえば１２０℃
に保った炉に入れ、様々な導線３０に、接地レベル、た
きえば７．５ボルトの電圧レベル及び信号レベルを印加
して、チップを動作させ、動的パーツ・インを実施する
ことができる。
この技法を用いると、チップをテープ１０に取り付けた
ままでパーツ・インを実施することができ、すべてのチ
ップが、使用する各電力レベル及び信号レベル用の単一
の電気結線と一緒に、パーツ・イン工程にかけられる。
ままでパーツ・インを実施することができ、すべてのチ
ップが、使用する各電力レベル及び信号レベル用の単一
の電気結線と一緒に、パーツ・イン工程にかけられる。
パーツ・インが完了すると、チップを再度テストして、
どのチップが早期障害を示したかを調べ、それらのチッ
プを除去し、残りのチ・ンプは、従来技術の通常の技法
に従って加工し、さらに実装することができる。
どのチップが早期障害を示したかを調べ、それらのチッ
プを除去し、残りのチ・ンプは、従来技術の通常の技法
に従って加工し、さらに実装することができる。
Ｆ９発明の効果
本発明によれば、チップをテープに取付けたまま動的パ
ーツ・インを行なうことができる。
ーツ・インを行なうことができる。
第１図は、本発明に従って導線パターンを裏面に形成し
、半導体チップを導線パターン上に装着し、テープに開
口を設けた、絶縁テープの裏面のやや模式的な平面図で
ある。 第２図は、第１図のテープの裏面に貼りつけた、長手方
向に延びる導線を備えた第２の絶縁テープの平面図であ
る。 第３図は、本発明に従って第２図のテープを裏面に貼り
つけた、第１図のテープの表面の平面図である。 第４図は、動的パーツ・インを行なうために炉に装入す
べく巻き取ったテープのやや模式的な側面図である。 第５図は、第３図に示したテープの一部分を拡大した詳
細図である。 第６図は、第５図の線６−６で表される面にほぼ沿って
切断した断面図である。 第７図は、第５図の線７−７で表される面にほぼ沿って
切断した断面図である。 第８図は、第７図の線８−８で表される面にほぼ沿って
切断した断面図である。 １０．２Ｅｉ・・・・絶縁テープ、１２・・・・回路パ
ターン線、１６．２２・・・・窓、１８・・・・チップ
、２０・・・・方形開口、２４・・・・線、２８・・・
・導線。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
、半導体チップを導線パターン上に装着し、テープに開
口を設けた、絶縁テープの裏面のやや模式的な平面図で
ある。 第２図は、第１図のテープの裏面に貼りつけた、長手方
向に延びる導線を備えた第２の絶縁テープの平面図であ
る。 第３図は、本発明に従って第２図のテープを裏面に貼り
つけた、第１図のテープの表面の平面図である。 第４図は、動的パーツ・インを行なうために炉に装入す
べく巻き取ったテープのやや模式的な側面図である。 第５図は、第３図に示したテープの一部分を拡大した詳
細図である。 第６図は、第５図の線６−６で表される面にほぼ沿って
切断した断面図である。 第７図は、第５図の線７−７で表される面にほぼ沿って
切断した断面図である。 第８図は、第７図の線８−８で表される面にほぼ沿って
切断した断面図である。 １０．２Ｅｉ・・・・絶縁テープ、１２・・・・回路パ
ターン線、１６．２２・・・・窓、１８・・・・チップ
、２０・・・・方形開口、２４・・・・線、２８・・・
・導線。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
Claims (3)
- （１）絶縁テープの表面に形成されたプリント回路ワイ
ヤ上に直列状に装着された半導体チップの動的パーツ・
インを実施するためのテープ構造において、 上記絶縁テープ上の各チップ位置の間で上記絶縁テープ
を貫通して延びる開口と、 上記絶縁テープの表面にあり、各チップ位置から上記開
口を越えて延びる複数の回路ワイヤと、上記絶縁テープ
の裏面に上記開口を横切って延びるように設けられ、か
つ上記絶縁テープの表面上のワイヤと位置合せして、上
記ワイヤに電気的に結合された、平行な複数の導線とを
含み、パーツ・イン操作の間に、各上記チップの様々な
位置に同時に電力及び信号を供給することができる、動
的チップ・パーツ・イン可能なテープ構造。 - （２）上記導線を第２絶縁テープの面上に装着し、上記
第２絶縁テープを、上記チップが装着される絶縁テープ
の裏面に設けることを特徴とする特許請求の範囲第１項
に記載の構造。 - （３）上記第２絶縁テープを上記チップが装着される絶
縁テープに接着剤で接着することを特徴とする特許請求
の範囲第２項に記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US291841 | 1988-12-29 | ||
| US07/291,841 US4981817A (en) | 1988-12-29 | 1988-12-29 | Tab method for implementing dynamic chip burn-in |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222158A true JPH02222158A (ja) | 1990-09-04 |
| JPH0658926B2 JPH0658926B2 (ja) | 1994-08-03 |
Family
ID=23122075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1338902A Expired - Lifetime JPH0658926B2 (ja) | 1988-12-29 | 1989-12-28 | 動的チツプ・バーン・イン可能なテープ構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4981817A (ja) |
| EP (1) | EP0375908A3 (ja) |
| JP (1) | JPH0658926B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164888A (en) * | 1988-12-29 | 1992-11-17 | International Business Machines | Method and structure for implementing dynamic chip burn-in |
| JP2751450B2 (ja) * | 1989-08-28 | 1998-05-18 | セイコーエプソン株式会社 | テープキャリアの実装構造及びその実装方法 |
| US5253415A (en) * | 1990-03-20 | 1993-10-19 | Die Tech, Inc. | Method of making an integrated circuit substrate lead assembly |
| US5148003A (en) * | 1990-11-28 | 1992-09-15 | International Business Machines Corporation | Modular test oven |
| US5149662A (en) * | 1991-03-27 | 1992-09-22 | Integrated System Assemblies Corporation | Methods for testing and burn-in of integrated circuit chips |
| US5677203A (en) * | 1993-12-15 | 1997-10-14 | Chip Supply, Inc. | Method for providing known good bare semiconductor die |
| US5614377A (en) | 1994-02-28 | 1997-03-25 | Myco Pharmaceuticals, Incorporated | Methods for identifying inhibitors of fungal pathogenicity |
| US5661086A (en) * | 1995-03-28 | 1997-08-26 | Mitsui High-Tec, Inc. | Process for manufacturing a plurality of strip lead frame semiconductor devices |
| US5777484A (en) * | 1996-09-30 | 1998-07-07 | Packard Hughes Interconnect Company | Device for testing integrated circuit chips during vibration |
| GB2325355A (en) * | 1997-03-28 | 1998-11-18 | Wayne Kay Pfaff | Socket for chip testing |
| RU2133522C1 (ru) | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Способ изготовления и контроля электронных компонентов |
| US6434726B1 (en) | 1999-06-29 | 2002-08-13 | Lucent Technologies Inc. | System and method of transmission using coplanar bond wires |
| US7132841B1 (en) | 2000-06-06 | 2006-11-07 | International Business Machines Corporation | Carrier for test, burn-in, and first level packaging |
| US6808866B2 (en) * | 2002-05-01 | 2004-10-26 | Mektec Corporation | Process for massively producing tape type flexible printed circuits |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2402995A1 (fr) * | 1977-09-12 | 1979-04-06 | Thomson Csf | Dispositif d'interconnexion de micro-circuits |
| US4266282A (en) * | 1979-03-12 | 1981-05-05 | International Business Machines Corporation | Vertical semiconductor integrated circuit chip packaging |
| JPS5924542B2 (ja) * | 1979-07-23 | 1984-06-09 | 三菱電機株式会社 | 半導体装置用基板の製造方法 |
| US4411719A (en) * | 1980-02-07 | 1983-10-25 | Westinghouse Electric Corp. | Apparatus and method for tape bonding and testing of integrated circuit chips |
| US4386389A (en) * | 1981-09-08 | 1983-05-31 | Mostek Corporation | Single layer burn-in tape for integrated circuit |
| US4449011A (en) * | 1982-01-08 | 1984-05-15 | Critikon, Inc. | Method and apparatus for encapsulation of chemically sensitive field effect device |
| US4827377A (en) * | 1982-08-30 | 1989-05-02 | Olin Corporation | Multi-layer circuitry |
| JPS6041238A (ja) * | 1983-08-17 | 1985-03-04 | Nec Corp | 半導体装置の製造方法 |
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
| US4827376A (en) * | 1987-10-05 | 1989-05-02 | Olin Corporation | Heat dissipating interconnect tape for use in tape automated bonding |
| US4849857A (en) * | 1987-10-05 | 1989-07-18 | Olin Corporation | Heat dissipating interconnect tape for use in tape automated bonding |
| US4843191A (en) * | 1987-11-27 | 1989-06-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Interconnection technique using dielectric layers |
| JPH0793485B2 (ja) * | 1988-05-16 | 1995-10-09 | カシオ計算機株式会社 | Ｉｃユニットの接続方法 |
| US4912547A (en) * | 1989-01-30 | 1990-03-27 | International Business Machines Corporation | Tape bonded semiconductor device |
-
1988
- 1988-12-29 US US07/291,841 patent/US4981817A/en not_active Expired - Fee Related
-
1989
- 1989-11-16 EP EP19890121188 patent/EP0375908A3/en not_active Withdrawn
- 1989-12-28 JP JP1338902A patent/JPH0658926B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0375908A2 (en) | 1990-07-04 |
| EP0375908A3 (en) | 1991-04-03 |
| JPH0658926B2 (ja) | 1994-08-03 |
| US4981817A (en) | 1991-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| US5008614A (en) | TAB frame and process of testing same | |
| US4977441A (en) | Semiconductor device and tape carrier | |
| JP2857496B2 (ja) | Ｔａｂ回路の製造方法 | |
| US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
| US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
| JPH02222158A (ja) | 動的チツプ・バーン・イン可能なテープ構造 | |
| US20110204357A1 (en) | Semiconductor device and penetrating electrode testing method | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US6300577B1 (en) | Film carrier and method of burn-in testing | |
| GB2259781A (en) | Testing printed wiring boards for motors | |
| US5121053A (en) | Tab frame and process of testing same | |
| US5334858A (en) | Semiconductor device of tab structure, capable of ensuring ease of testing of same in final form | |
| JP2657315B2 (ja) | プローブカード | |
| US5164888A (en) | Method and structure for implementing dynamic chip burn-in | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| EP0364536A1 (en) | Burn-in pads for tab interconnect structures | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPH01194430A (ja) | Ｔａｂ用テープキヤリア | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 | |
| JPH06174774A (ja) | Ｔａｂフィルムキャリアテープの電気検査方法 | |
| JPH06104316A (ja) | フィルムキャリアテ−プ | |
| JPH11233566A (ja) | 半導体装置用配線パターンフィルム | |
| JPH0237739A (ja) | Ｔａｂｉｃ用ｔａｂテープ |