JPH02224149A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02224149A JPH02224149A JP1045881A JP4588189A JPH02224149A JP H02224149 A JPH02224149 A JP H02224149A JP 1045881 A JP1045881 A JP 1045881A JP 4588189 A JP4588189 A JP 4588189A JP H02224149 A JPH02224149 A JP H02224149A
- Authority
- JP
- Japan
- Prior art keywords
- stall
- processor
- epu
- unit
- iop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理に利用する。本発明は処理装置の障害
検出に関し、特に処理装置がハードウェア異常、プログ
ラム異常などによってストール状態になったことを検出
するストールの検出に関する。
検出に関し、特に処理装置がハードウェア異常、プログ
ラム異常などによってストール状態になったことを検出
するストールの検出に関する。
本発明は一つのシステムバスに、少なくとも一つ以上の
主記憶装置と処理装置が接続された情報処理装置におい
て、 処理装置から主記憶装置アクセス要求が発行されたとき
に計数を開始し、その計数値が一定値以上になったとき
に対応する処理装置がストール状態にあることを認識す
ることにより、 システムの処理効率を高め、ストールになったときの状
態をハードウェア側から把握し、ストール検出能力を高
めるようにしたものである。
主記憶装置と処理装置が接続された情報処理装置におい
て、 処理装置から主記憶装置アクセス要求が発行されたとき
に計数を開始し、その計数値が一定値以上になったとき
に対応する処理装置がストール状態にあることを認識す
ることにより、 システムの処理効率を高め、ストールになったときの状
態をハードウェア側から把握し、ストール検出能力を高
めるようにしたものである。
従来のストール検出は各処理装置内部で計数手段を持ち
、一つのソフトウェア命令の処理が一定時間内に完了し
ない場合にストール状態として認識していた。
、一つのソフトウェア命令の処理が一定時間内に完了し
ない場合にストール状態として認識していた。
上述した従来のストール状態の検出は、ソフトウェア命
令の処理によっては一つのソフトウェア命令が非常に長
いファームウェア実行時間をともなうものがあり、従っ
てストール状態として判断するための時間設定を大きな
値にしなければならなかった。
令の処理によっては一つのソフトウェア命令が非常に長
いファームウェア実行時間をともなうものがあり、従っ
てストール状態として判断するための時間設定を大きな
値にしなければならなかった。
このため、ストール状態が検出されるのはストールの契
機となった時刻からかなりのマシンサイクルを経た後で
あるためストール状態の契機となった情報がハードウェ
アトレーサなどに残らない欠点があった。
機となった時刻からかなりのマシンサイクルを経た後で
あるためストール状態の契機となった情報がハードウェ
アトレーサなどに残らない欠点があった。
また、マルチプロセッサなどで他のプロセッサからの通
信要求を処理中にストール状態におち入った場合などは
、処理依頼プロセッサとしては処理要求プロセッサのス
トール検出までの時間が長くかかるため処理要求プロセ
ッサの障害状態か否かの判断に時間を要し、システム全
体の処理効率をおとすばかりでなく、ストール検出まで
の時間が長いために他のプロセッサシステムダウンを引
き起こすことになりかねない問題があった。
信要求を処理中にストール状態におち入った場合などは
、処理依頼プロセッサとしては処理要求プロセッサのス
トール検出までの時間が長くかかるため処理要求プロセ
ッサの障害状態か否かの判断に時間を要し、システム全
体の処理効率をおとすばかりでなく、ストール検出まで
の時間が長いために他のプロセッサシステムダウンを引
き起こすことになりかねない問題があった。
さらに、ストール検出手段を自らの処理装置内に持って
いるためストールの原因によってはストール検出手段が
正常に動作しない場合もあり得るためにストール検出が
十分に行われない問題があった。
いるためストールの原因によってはストール検出手段が
正常に動作しない場合もあり得るためにストール検出が
十分に行われない問題があった。
本発明はこのような欠点を除去するもので、システム処
理効率を高め、ストールになったときの状態をハードウ
ェア側からみることができ、ストール検出能力を高める
ことができる装置を提供することを目的とする。
理効率を高め、ストールになったときの状態をハードウ
ェア側からみることができ、ストール検出能力を高める
ことができる装置を提供することを目的とする。
本発明は、一つのシステムバスに、少なくトモ−つ以上
の主記憶装置と処理装置が接続された情報処理装置にお
いて、それぞれの前記処理装置に、前記主記憶装置に対
応して、前記処理装置から前記主記憶装置にアクセス要
求が発行されたときからマシンサイクルまたはマシンサ
イクルに対応する信号の計数をする手段と、この計数手
段が一定値以上になったときにストール状態であること
を認識する手段とを含むストール検出回路を備えたこと
を特徴とする。
の主記憶装置と処理装置が接続された情報処理装置にお
いて、それぞれの前記処理装置に、前記主記憶装置に対
応して、前記処理装置から前記主記憶装置にアクセス要
求が発行されたときからマシンサイクルまたはマシンサ
イクルに対応する信号の計数をする手段と、この計数手
段が一定値以上になったときにストール状態であること
を認識する手段とを含むストール検出回路を備えたこと
を特徴とする。
主記憶装置および処理装置に対応して備えられたストー
ル検出回路が処理装置から主記憶装置にアクセス要求が
発行されたときにマシンサイクルまたはその対応値の計
数を開始し、計数値が一定値以上になったときに対応す
る処理装置をストール状態であると認識する。
ル検出回路が処理装置から主記憶装置にアクセス要求が
発行されたときにマシンサイクルまたはその対応値の計
数を開始し、計数値が一定値以上になったときに対応す
る処理装置をストール状態であると認識する。
これにより、システムのストール状態を早期に発見して
システム処理効率を高めることができ、またストール検
出時にハードウェア側からストールになったときの状態
を把握することができ、さらにストール検出能力を高め
ることができる。
システム処理効率を高めることができ、またストール検
出時にハードウェア側からストールになったときの状態
を把握することができ、さらにストール検出能力を高め
ることができる。
次に、本発明実施例を図面に基づいて説明する。
第１図は本発明実施例の全体構成を示すブロック図、第
２図は本発明実施例のストール検出回路の構成を示すブ
ロック図である。
２図は本発明実施例のストール検出回路の構成を示すブ
ロック図である。
本発明実施例は、システムバス５に単位プロセッサユニ
ッ） （ＥＰＵ）１と、人出カプロセッサ（ＩＯＰ）２
と、主記憶装置（ＭＭＵ）３と、システムコントロール
ユニット（ＳＣＵ）ｌよび診断プロセッサ（ＤＧＰ）６
が接続され、単位プロセッサユニット（ＥＰＵ）１と入
出カプロセッサ（ＩＯＰ）２とに対応してストール検出
回路１０が設けられる。
ッ） （ＥＰＵ）１と、人出カプロセッサ（ＩＯＰ）２
と、主記憶装置（ＭＭＵ）３と、システムコントロール
ユニット（ＳＣＵ）ｌよび診断プロセッサ（ＤＧＰ）６
が接続され、単位プロセッサユニット（ＥＰＵ）１と入
出カプロセッサ（ＩＯＰ）２とに対応してストール検出
回路１０が設けられる。
ストール検出回路１０はカウンタ（＃０ＨＯ１、および
カウンタ （＃ １ ） １０２ と、カウンタ （＃
０）１０１ に接続されるアンドゲート１０３と、カウ
ンタ（＃ｌＮＯ２に接続されるアンドゲート１０４とを
備える。
カウンタ （＃ １ ） １０２ と、カウンタ （＃
０）１０１ に接続されるアンドゲート１０３と、カウ
ンタ（＃ｌＮＯ２に接続されるアンドゲート１０４とを
備える。
このように構成された本発明実施例の動作について説明
する。
する。
単位プロセッサユニット（ＥＰＵ）１および入出カプロ
セッサ（ＩＯＰ）２からはシステムバス５の使用権を得
るためのバス使用権要求信号ＢＵ５ＲＱＯおよびＢＵＳ
ＲＱＩがそれぞれシステムコントロールユニット（ＳＣ
Ｕ）４および診断プロセッサ（ＤＧＰ）６へ送出され、
これに対してバス使用権許可信号ＢＡＣＰＯ１ＢＡＣＰ
Ｉがシステムコントロールユニット（ＳＣＵ）４および
診断プロセッサ（ＤＧＰ）６から単位プロセッサユニッ
ト（ＥＰＵ）Ｌ入出カプロセッサ（ＩＯＰ）２へ送出さ
れている。単位プロセッサユニッ） （ＥＰＵ）１、人
出カプロセッサ（ＩＯＰ）２が主記憶装置（ＭＭＵ＞３
に対してメモリアクセス要求を行う場合は、まずバス使
用権要求信号ＢＵＳＲＯＯ１ＢＵＳＲＯＩをそれぞれ“
１”にし、これに対してシステムコントロールユニット
（ＳＣＵ）４内に存在するバス調停部よりバス使用権許
可信号ＢＡＣＰＯ１ＢＡＣＰ １が返却されたときにバ
ス使用可能状態となり、主記憶装置（ＭＭＵ）３に対し
てシステムバス５を介してメモリアクセス要求を行う。
セッサ（ＩＯＰ）２からはシステムバス５の使用権を得
るためのバス使用権要求信号ＢＵ５ＲＱＯおよびＢＵＳ
ＲＱＩがそれぞれシステムコントロールユニット（ＳＣ
Ｕ）４および診断プロセッサ（ＤＧＰ）６へ送出され、
これに対してバス使用権許可信号ＢＡＣＰＯ１ＢＡＣＰ
Ｉがシステムコントロールユニット（ＳＣＵ）４および
診断プロセッサ（ＤＧＰ）６から単位プロセッサユニッ
ト（ＥＰＵ）Ｌ入出カプロセッサ（ＩＯＰ）２へ送出さ
れている。単位プロセッサユニッ） （ＥＰＵ）１、人
出カプロセッサ（ＩＯＰ）２が主記憶装置（ＭＭＵ＞３
に対してメモリアクセス要求を行う場合は、まずバス使
用権要求信号ＢＵＳＲＯＯ１ＢＵＳＲＯＩをそれぞれ“
１”にし、これに対してシステムコントロールユニット
（ＳＣＵ）４内に存在するバス調停部よりバス使用権許
可信号ＢＡＣＰＯ１ＢＡＣＰ １が返却されたときにバ
ス使用可能状態となり、主記憶装置（ＭＭＵ）３に対し
てシステムバス５を介してメモリアクセス要求を行う。
従ってメモリアクセスを行う場合必ず単位プロセッサユ
ニッ） （ＥＰＵ）１、あるいは入出カプロセッサ（Ｉ
ＯＰ）２のバス使用権要求信号ＢＵＳＲＱＯ，ＢＵＳＲ
ＱＩと、バス使用権許可信号ＢＡＣＰＯ１ＢＡＣＰ １
がともに“１”になる。
ニッ） （ＥＰＵ）１、あるいは入出カプロセッサ（Ｉ
ＯＰ）２のバス使用権要求信号ＢＵＳＲＱＯ，ＢＵＳＲ
ＱＩと、バス使用権許可信号ＢＡＣＰＯ１ＢＡＣＰ １
がともに“１”になる。
次に第２図を参照して本発明実施例のストール検出回路
１０について説明する。カウンタ（＃０）１０１、カウ
ンタ（＃ １ ） １０２はそれぞれ単位プロセッサユ
ニット（ＥＰＵ）Ｌ入出カプロセッサ（ＩＯＰ）２のタ
イムアウト検出を行うカウンタである。
１０について説明する。カウンタ（＃０）１０１、カウ
ンタ（＃ １ ） １０２はそれぞれ単位プロセッサユ
ニット（ＥＰＵ）Ｌ入出カプロセッサ（ＩＯＰ）２のタ
イムアウト検出を行うカウンタである。
ここで単位プロセッサユニッ） （ＥＰＵ）１について
ストール検出について説明する。単位プロセッサユニッ
ト（ＥＰＵ）１がメモリアクセスを行う場合、バス使用
権要求１１号ＢＵＳＲＱＯが“１”となり、次にこの要
求がシステムコントロールユニッ） （ＳＣＵ）４のバ
ス調停部にて許可された場合、バス使用権許可信号ＢＡ
ＣＰＯが“１”になる。
ストール検出について説明する。単位プロセッサユニッ
ト（ＥＰＵ）１がメモリアクセスを行う場合、バス使用
権要求１１号ＢＵＳＲＱＯが“１”となり、次にこの要
求がシステムコントロールユニッ） （ＳＣＵ）４のバ
ス調停部にて許可された場合、バス使用権許可信号ＢＡ
ＣＰＯが“１”になる。
このとき、アンドゲート１０３の人力がそれぞれ“１”
になり、カウンタ（＃０）１０１へ“１”が入力され、
カウンタ（＃０ＨＯ１にてカウントが開始される。単位
プロセッサユニッ） （ＥＰＵ）１が次にメモリアクセ
ス要求を発行した場合は、上述したようにアンドゲート
１０３の出力が“１”となり、カウンタ（＃０ＨＯ１は
いままでのカウントをすべてリセットし再びカウントを
開始する。
になり、カウンタ（＃０）１０１へ“１”が入力され、
カウンタ（＃０ＨＯ１にてカウントが開始される。単位
プロセッサユニッ） （ＥＰＵ）１が次にメモリアクセ
ス要求を発行した場合は、上述したようにアンドゲート
１０３の出力が“１”となり、カウンタ（＃０ＨＯ１は
いままでのカウントをすべてリセットし再びカウントを
開始する。
単位プロセッサユニッ） （ＥＰＵ）１からメモリアク
セス要求が一定時間内に発行されなかった場合、カウン
タ（＃０ＨＯ１内のカウント値は一定値以上となり、オ
ーバーフロー信号０ＶＥＲＯが“１”となる。この信号
が“１“になることによって単位プロセッサユニット（
ＥＰＵ）１はストール状態におち入ったと認識され診断
プロセッサ（ＤＧＰ）６へ通知される。
セス要求が一定時間内に発行されなかった場合、カウン
タ（＃０ＨＯ１内のカウント値は一定値以上となり、オ
ーバーフロー信号０ＶＥＲＯが“１”となる。この信号
が“１“になることによって単位プロセッサユニット（
ＥＰＵ）１はストール状態におち入ったと認識され診断
プロセッサ（ＤＧＰ）６へ通知される。
人出カプロセッサ（ＩＯＰ）２に関しても上述した動作
と同様にしてオーバーフロー信号０ＶＥＲ１が“１”と
なることによってストール状態であると認識される。
と同様にしてオーバーフロー信号０ＶＥＲ１が“１”と
なることによってストール状態であると認識される。
以上説明したように本発明によれば、処理装置からのメ
モリアクセス要求は必ず一定マシンサイクル内で発生す
ることに注目してメモリアクセス要求が非常に短い時間
の一定時間内に発行されなければストール状態であると
認識することにより、ストール状態を早期に発見するこ
とができ、システム処理効率を高めることが可能になる
。また、ストール検出時にハードウェアトレーサなどか
らストールになったときの状態を見ることができ、さら
に、ストール検出部を処理装置の外部に持つことにより
ストー検出能力を高めることができる効果がある。
モリアクセス要求は必ず一定マシンサイクル内で発生す
ることに注目してメモリアクセス要求が非常に短い時間
の一定時間内に発行されなければストール状態であると
認識することにより、ストール状態を早期に発見するこ
とができ、システム処理効率を高めることが可能になる
。また、ストール検出時にハードウェアトレーサなどか
らストールになったときの状態を見ることができ、さら
に、ストール検出部を処理装置の外部に持つことにより
ストー検出能力を高めることができる効果がある。
第１図は本発明実施例の全体構成を示すブロック図。
第２図は本発明実施例のストール検出回路の構成を示す
ブロック図。 １・・・単位プロセッサユニット（ＥＰＵ） 、２・・
・入出カプロセッサ（ＩＯＰ） 、３・・・主記憶装置
（ＭＭＵ） 、４・・・システムコントロールユニット
（ＳＣＵ） 、５・・・システムバス、６・・・診断ブ
ロセッサ（ＤＧＰ） 、１０・・・ストール検出回路、
１０１．１０２・・・カウンタ、１０３．１０４・・・
アンドゲート。
ブロック図。 １・・・単位プロセッサユニット（ＥＰＵ） 、２・・
・入出カプロセッサ（ＩＯＰ） 、３・・・主記憶装置
（ＭＭＵ） 、４・・・システムコントロールユニット
（ＳＣＵ） 、５・・・システムバス、６・・・診断ブ
ロセッサ（ＤＧＰ） 、１０・・・ストール検出回路、
１０１．１０２・・・カウンタ、１０３．１０４・・・
アンドゲート。
Claims (1)
- 【特許請求の範囲】 １、一つのシステムバスに、少なくとも一つ以上の主記
憶装置と処理装置が接続された情報処理装置において、 それぞれの前記処理装置に、前記主記憶装置に対応して
、 前記処理装置から前記主記憶装置にアクセス要求が発行
されたときからマシンサイクルまたはマシンサイクルに
対応する信号の計数をする手段と、この計数手段が一定
値以上になったときにストール状態であることを認識す
る手段と を含むストール検出回路を備えたことを特徴とする情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045881A JPH02224149A (ja) | 1989-02-27 | 1989-02-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045881A JPH02224149A (ja) | 1989-02-27 | 1989-02-27 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224149A true JPH02224149A (ja) | 1990-09-06 |
Family
ID=12731574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1045881A Pending JPH02224149A (ja) | 1989-02-27 | 1989-02-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224149A (ja) |
-
1989
- 1989-02-27 JP JP1045881A patent/JPH02224149A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP4546345A1 (en) | Processor, information acquisition method, single board and network device | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JPH02224149A (ja) | 情報処理装置 | |
| JPH0823834B2 (ja) | マイクロコンピュータ | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPH0271357A (ja) | プロセッサ回路 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| SU1084795A1 (ru) | Устройство прерывани | |
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| JPH0341529A (ja) | データ伝送装置における接続機器異常検出装置 | |
| JPH1115703A (ja) | 異常発生時のデータ収集方法 | |
| JPS6165354A (ja) | 障害プロセツサ検出方式 | |
| JPH01200441A (ja) | 複数プロセッサの相互監視方法 | |
| JPS63284652A (ja) | 共有メモリのパトロ−ル診断方式 | |
| JPS6128146B2 (ja) | ||
| JPH03230254A (ja) | マルチプロセッサシステムの障害検出方法 | |
| JPH0748198B2 (ja) | マルチプロセッサシステム | |
| JPS61194540A (ja) | スト−ル検出方式 | |
| JPH01199238A (ja) | データ処理装置 | |
| JPS6027975A (ja) | Ｄｍａバス制御回路 | |
| JPH01283641A (ja) | 割込み制御装置 | |
| JPH02257251A (ja) | 情報処理装置 |