JPH02228057A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02228057A JPH02228057A JP1049314A JP4931489A JPH02228057A JP H02228057 A JPH02228057 A JP H02228057A JP 1049314 A JP1049314 A JP 1049314A JP 4931489 A JP4931489 A JP 4931489A JP H02228057 A JPH02228057 A JP H02228057A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- inner end
- leads
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に多ピンの樹脂封止型半導体
装置に関するものである。
装置に関するものである。
第３図は従来の多ビンの樹脂封止型半導体装置の構成を
示す透視平面図である。この図において（１）は半導体
素子装着用のタブ、＋２１はこのタブに接合装着された
半導体素子、（３）はこの半導体素子の電極で、素子の
周縁部に沿って複数個配設されている。（４）は半導体
素子の周辺に上記電極（３）と対応して配設された複数
個のリードで、後述する樹脂封止を行った際、樹脂内に
位置する内部リード（５）と、樹脂外に位置する外部リ
ード（６）とから構成されている。（７）は内部リード
（５１の先端部と、電極（３）とを接続する金線などの
ワイヤ、ｔｓ＋は樹脂製のパッケージ本体で、上記半導
体素子し）、タブ（１）、ワイヤ（７）及び内部リード
（（５）を封止するものである。
示す透視平面図である。この図において（１）は半導体
素子装着用のタブ、＋２１はこのタブに接合装着された
半導体素子、（３）はこの半導体素子の電極で、素子の
周縁部に沿って複数個配設されている。（４）は半導体
素子の周辺に上記電極（３）と対応して配設された複数
個のリードで、後述する樹脂封止を行った際、樹脂内に
位置する内部リード（５）と、樹脂外に位置する外部リ
ード（６）とから構成されている。（７）は内部リード
（５１の先端部と、電極（３）とを接続する金線などの
ワイヤ、ｔｓ＋は樹脂製のパッケージ本体で、上記半導
体素子し）、タブ（１）、ワイヤ（７）及び内部リード
（（５）を封止するものである。
このように構成された従来の半導体装置において、タブ
（１）及びリード（４）は周知のリードフレームとして
構成されるもので、スタンピング法又はエツチング法に
よって加工されるものである。
（１）及びリード（４）は周知のリードフレームとして
構成されるもので、スタンピング法又はエツチング法に
よって加工されるものである。
第４図はこのようなリードフレームの一部を拡大して示
すもので図中Ｐはリード（イ）の内端部のピッチを示し
ている。この種リードフレームを加工する場合の加工限
界値は、リードフレームの板厚が０．１５＋ａｍの場合
、スタンピング法でＰ ＝ ０．２４ｍｍ、エツチング
法でＰ ＝ ０．２１０１１程度であり、Ｐの値がこれ
以下になるとパンチが破損したり、ワイヤ接続に必要な
リード巾を確保することができなくなる。
すもので図中Ｐはリード（イ）の内端部のピッチを示し
ている。この種リードフレームを加工する場合の加工限
界値は、リードフレームの板厚が０．１５＋ａｍの場合
、スタンピング法でＰ ＝ ０．２４ｍｍ、エツチング
法でＰ ＝ ０．２１０１１程度であり、Ｐの値がこれ
以下になるとパンチが破損したり、ワイヤ接続に必要な
リード巾を確保することができなくなる。
半導体装置の高機能化に伴って、リードフレームも２５
０ビンを超えるような超多ビンが要求されるようになっ
てきているが、このような場合、リードの内端部のピッ
チＰを上述した加工限界値以上にすると内部リードｆ５
１の先端部の位置を半導体素子（２）から遠ざけて配設
せざるを得ないため組立作業に困難を伴う。一方、組立
て作業に支障を来たさないように内部リード（５）の先
端部を所定の位置に設定しようとすればピッチＰをフレ
ームの加工限界値より小さくしなければならないという
問題がある。なお、リード（イ）の板厚を薄くすれば加
工限界値を小さくすることができるが外部リード（６）
が弱くなって実用に供し得なくなるため、その改善策と
してリード（４）の内端部のみを肉薄にすることが例え
ば特公昭４９−４７５９０号公報によって提案されてい
る。この種の肉薄部はフォトエツチング法によって容易
に加工できるが、第５図に内部リード（５）の内端部を
拡大して示すように、その肉薄加工面（９）は荒れてい
るため、この部分に半導体素子の電極（３）に接続する
ためのワイヤ■を接合固着することができない、この場
合、第６図に示すように、内部リード（（５）を反転し
て肉薄加工面（９）の裏面の平坦な面側にワイヤ口を接
合する方法もあるが、接合に際して内部リード（９の平
坦な面ＱＯＩに力が加わった時、肉薄部分が図示のよう
に下方に折れ曲がるため、ワイヤ■の接合部が不安定に
なるという問題点がある。
０ビンを超えるような超多ビンが要求されるようになっ
てきているが、このような場合、リードの内端部のピッ
チＰを上述した加工限界値以上にすると内部リードｆ５
１の先端部の位置を半導体素子（２）から遠ざけて配設
せざるを得ないため組立作業に困難を伴う。一方、組立
て作業に支障を来たさないように内部リード（５）の先
端部を所定の位置に設定しようとすればピッチＰをフレ
ームの加工限界値より小さくしなければならないという
問題がある。なお、リード（イ）の板厚を薄くすれば加
工限界値を小さくすることができるが外部リード（６）
が弱くなって実用に供し得なくなるため、その改善策と
してリード（４）の内端部のみを肉薄にすることが例え
ば特公昭４９−４７５９０号公報によって提案されてい
る。この種の肉薄部はフォトエツチング法によって容易
に加工できるが、第５図に内部リード（５）の内端部を
拡大して示すように、その肉薄加工面（９）は荒れてい
るため、この部分に半導体素子の電極（３）に接続する
ためのワイヤ■を接合固着することができない、この場
合、第６図に示すように、内部リード（（５）を反転し
て肉薄加工面（９）の裏面の平坦な面側にワイヤ口を接
合する方法もあるが、接合に際して内部リード（９の平
坦な面ＱＯＩに力が加わった時、肉薄部分が図示のよう
に下方に折れ曲がるため、ワイヤ■の接合部が不安定に
なるという問題点がある。
この発明はこのような問題点を解消するためになされた
もので、内端部を肉薄としたリードにワイヤを的確に接
合固着し得る半導体装置を提供しようとするものである
。
もので、内端部を肉薄としたリードにワイヤを的確に接
合固着し得る半導体装置を提供しようとするものである
。
この発明に係る半導体装置は、リード内端部をエツチン
グによって肉薄にすると共に、肉薄部のエツチング面を
矯正加工することによって平坦化するようにしたもので
ある。
グによって肉薄にすると共に、肉薄部のエツチング面を
矯正加工することによって平坦化するようにしたもので
ある。
この発明によれば、リード内端部における肉薄部のエツ
チング面が平坦に矯正加工されているため、この面に対
するワイヤの接合固着を容易に行うことができる。
チング面が平坦に矯正加工されているため、この面に対
するワイヤの接合固着を容易に行うことができる。
以下、この発明の一実施例を第１図及び第２図について
説明する。第１図は数個の内部リード（９の内端部を示
す平面図であり、第２図は１個の内部リード＋５１の内
端部を示す拡大斜視図である。これらの図において、（
５）は内部リード、（９）は内部リードの内端部に設け
られた肉薄部で、片面をフォトエツチングすることによ
って形成されたものである。 （１１）は肉薄部のエツ
チング面のうち先端部にたたき加工等の矯正加工を施し
て形成された矯正加工面で、エツチング面が荒れた表面
であるのに対し、矯正加工面（１１）は平坦な表面とな
り、ワイヤ（７）を接合固着することが容易である。
説明する。第１図は数個の内部リード（９の内端部を示
す平面図であり、第２図は１個の内部リード＋５１の内
端部を示す拡大斜視図である。これらの図において、（
５）は内部リード、（９）は内部リードの内端部に設け
られた肉薄部で、片面をフォトエツチングすることによ
って形成されたものである。 （１１）は肉薄部のエツ
チング面のうち先端部にたたき加工等の矯正加工を施し
て形成された矯正加工面で、エツチング面が荒れた表面
であるのに対し、矯正加工面（１１）は平坦な表面とな
り、ワイヤ（７）を接合固着することが容易である。
以上のようにこの発明によれば、リードの内端部にエツ
チングによって肉薄部を形成すると共に、肉薄部のエツ
チング面を矯正加工によって平坦化し、ワイヤの接合固
着を可能としたため、フレームの加工限界値を小さくす
ることができ、超多ピン化に対応することが可能となる
ものである。
チングによって肉薄部を形成すると共に、肉薄部のエツ
チング面を矯正加工によって平坦化し、ワイヤの接合固
着を可能としたため、フレームの加工限界値を小さくす
ることができ、超多ピン化に対応することが可能となる
ものである。
第１図はこの発明の一実施例を示すリード内端部の平面
図、第２図は１個のリード内端部の構成を示す拡大斜視
図、第３図は従来の多ビンの樹脂封止型半導体装置の構
成を示す透視平面図、第４図は従来の半導体装置におけ
るリードフレームの構成を示す拡大説明図、第５図及び
第６図は従来の半導体装置におけるリードの内端部を示
す拡大図である。 図において（１）はタブ、（２）は半導体素子、Ｂ）は
電極、（イ）はリード、＋５１は内部リード、（６）は
外部リード、口はワイヤ、０１３１はパッケージ本体、
（９）は肉薄部、（ｌ！）は矯正加工面である。 なお、図中、同一符号は同−又は相当部分を示す。
図、第２図は１個のリード内端部の構成を示す拡大斜視
図、第３図は従来の多ビンの樹脂封止型半導体装置の構
成を示す透視平面図、第４図は従来の半導体装置におけ
るリードフレームの構成を示す拡大説明図、第５図及び
第６図は従来の半導体装置におけるリードの内端部を示
す拡大図である。 図において（１）はタブ、（２）は半導体素子、Ｂ）は
電極、（イ）はリード、＋５１は内部リード、（６）は
外部リード、口はワイヤ、０１３１はパッケージ本体、
（９）は肉薄部、（ｌ！）は矯正加工面である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 複数個の電極を有する半導体素子が装着されたタブと、
このタブの周辺に上記電極に対応して配設され、上記電
極に接続された複数個のリードと、このリードの一部を
含み上記半導体素子及びタブを封止する樹脂製のパッケ
ージ本体とを有するものにおいて、上記各リードの内端
部をエッチングによってその他の部分よりも肉薄に形成
すると共に、肉薄部の表面が平坦となるように矯正加工
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049314A JPH02228057A (ja) | 1989-03-01 | 1989-03-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049314A JPH02228057A (ja) | 1989-03-01 | 1989-03-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228057A true JPH02228057A (ja) | 1990-09-11 |
Family
ID=12827500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1049314A Pending JPH02228057A (ja) | 1989-03-01 | 1989-03-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228057A (ja) |
-
1989
- 1989-03-01 JP JP1049314A patent/JPH02228057A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02228057A (ja) | 半導体装置 | |
| JPH02228058A (ja) | 半導体装置 | |
| US6057176A (en) | Lead frame coining for semiconductor devices | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPS61240644A (ja) | 半導体装置 | |
| JP3793752B2 (ja) | 半導体装置 | |
| JP3013611B2 (ja) | 半導体装置の製造方法 | |
| JPH0327558A (ja) | 半導体装置搭載用リードフレーム | |
| JP2503561Y2 (ja) | リ―ドフレ―ム | |
| KR200142844Y1 (ko) | 리드프레임 | |
| JPH0254567A (ja) | 樹脂封止型半導体装置 | |
| JPH06244335A (ja) | 樹脂封止型半導体装置 | |
| JP2981309B2 (ja) | 半導体装置 | |
| JPH01179348A (ja) | 半導体装置 | |
| JP2707153B2 (ja) | リードフレームの製造方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH0529159U (ja) | 電子部品用リードフレームの構造 | |
| JPH01128440A (ja) | 樹脂封止型半導体装置 | |
| JPH01140648A (ja) | 樹脂封止型半導体装置 | |
| JPH02240954A (ja) | 半導体装置用リードフレーム | |
| JPS5950554A (ja) | リ−ドフレ−ム | |
| JPS6320861A (ja) | リ−ドフレ−ム |