JPH02228746A - エラー検出回路 - Google Patents
エラー検出回路Info
- Publication number
- JPH02228746A JPH02228746A JP1050454A JP5045489A JPH02228746A JP H02228746 A JPH02228746 A JP H02228746A JP 1050454 A JP1050454 A JP 1050454A JP 5045489 A JP5045489 A JP 5045489A JP H02228746 A JPH02228746 A JP H02228746A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal line
- circuit
- select information
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 101001125854 Homo sapiens Peptidase inhibitor 16 Proteins 0.000 description 2
- 102100029324 Peptidase inhibitor 16 Human genes 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエラー検出回路に関し、特に、複数の入力デー
タから選択されたデータを入力し、複数のワードで構成
された記憶回路のエラー検出回路に関するものである。
タから選択されたデータを入力し、複数のワードで構成
された記憶回路のエラー検出回路に関するものである。
従来のエラー検出回路を第２図に示す。この回路では、
信号線１０１〜１０３上の入力データから選択回路１で
選択された入力データを信号線１０４を介してレジスタ
２にセットする。そして、信号４ｍ １０６を介して入
力されるレジスタ２のセントデータのエラーを検出する
エラー検出回路（ＰＣ）３の出力信号とデータのエラー
検出結果を保持するフリップフロップ（Ｅ Ｉ Ｆ、
Ｅｒｏｒｒ Ｉｎｄｉｃａｔｉｏｎ Ｆｌｉｐ Ｆｌｏ
ｐ） ４の出力信号とを信号線１０７と１０８とを介し
て論理和回路５に入力し、論理和をとる。この論理和回
路５から信号線１０９を介して出力される信号により、
信号線１０５上の選択情報を受は取るフリップフロップ
（ＰＩ。
信号線１０１〜１０３上の入力データから選択回路１で
選択された入力データを信号線１０４を介してレジスタ
２にセットする。そして、信号４ｍ １０６を介して入
力されるレジスタ２のセントデータのエラーを検出する
エラー検出回路（ＰＣ）３の出力信号とデータのエラー
検出結果を保持するフリップフロップ（Ｅ Ｉ Ｆ、
Ｅｒｏｒｒ Ｉｎｄｉｃａｔｉｏｎ Ｆｌｉｐ Ｆｌｏ
ｐ） ４の出力信号とを信号線１０７と１０８とを介し
て論理和回路５に入力し、論理和をとる。この論理和回
路５から信号線１０９を介して出力される信号により、
信号線１０５上の選択情報を受は取るフリップフロップ
（ＰＩ。
Ｐａｔｈ Ｉｎｄｉｃａｔｏｒ） ６の内容を保持する
。これにより、データのエラーが検出された場合、どの
入力データが誤っていたかを識別できるようになってい
る。
。これにより、データのエラーが検出された場合、どの
入力データが誤っていたかを識別できるようになってい
る。
しかしながら、上述した従来技術をレジスタファイル等
の少なくとも複数のワードで構成された記憶回路に適用
した場合、書込みと読出しのアドレス指定がそれぞれ独
立に行なわれるため、書き込んだ時の選択情報をＰＩ６
にセットしておいても、実際に読出しデータにエラーが
検出された時には、その読出しデータに対応する選択情
報を保持しておらず、どの入力データが誤っているかを
識別することができないという欠点があった。
の少なくとも複数のワードで構成された記憶回路に適用
した場合、書込みと読出しのアドレス指定がそれぞれ独
立に行なわれるため、書き込んだ時の選択情報をＰＩ６
にセットしておいても、実際に読出しデータにエラーが
検出された時には、その読出しデータに対応する選択情
報を保持しておらず、どの入力データが誤っているかを
識別することができないという欠点があった。
このような欠点を除去するために本発明は、対象記憶回
路のエラーを検出するエラー検出回路において、複数の
入力データから一つのデータを選択する選択手段と、対
象記憶回路に対応して選択手段によりどの入力データが
選択されたかを示す選択情報を保持する記憶手段と、対
象記憶回路からデータを読み出す際に読み出されたデー
タのエラーを検出するエラー検出手段と、このエラー検
出手段の検出結果を保持する第１のフリップフロップと
、対象記憶回路に対応して読み出される記憶手段の出力
を受ける第２のフリップフロップとを備え、第１のフリ
ップフロップの出力に従って第２のフリップフロップの
内容を保持するようにしたものである。
路のエラーを検出するエラー検出回路において、複数の
入力データから一つのデータを選択する選択手段と、対
象記憶回路に対応して選択手段によりどの入力データが
選択されたかを示す選択情報を保持する記憶手段と、対
象記憶回路からデータを読み出す際に読み出されたデー
タのエラーを検出するエラー検出手段と、このエラー検
出手段の検出結果を保持する第１のフリップフロップと
、対象記憶回路に対応して読み出される記憶手段の出力
を受ける第２のフリップフロップとを備え、第１のフリ
ップフロップの出力に従って第２のフリップフロップの
内容を保持するようにしたものである。
本発明によるエラー検出回路においては、データを書き
込んだタイミングと、そのデータのエラーの検出を行な
うタイミングが離れていても、どの入力データが誤って
いるかが識別される。
込んだタイミングと、そのデータのエラーの検出を行な
うタイミングが離れていても、どの入力データが誤って
いるかが識別される。
第１図は本発明によるエラー検出回路の一実施例を示す
系統図である。第１図において、１１は選択回路、１２
は対象記憶回路、１３は記憶手段としての記憶回路、１
４はエラー検出回路（Ｐ Ｃ）、１５はデータのエラー
検出結果を保持する入力データエラー表示フリップフロ
ップ（ＥＩＦ）、１６は記憶手段１３から選択情報を受
は取る選択情報表示フリップフロップ（ＰＩ）である。
系統図である。第１図において、１１は選択回路、１２
は対象記憶回路、１３は記憶手段としての記憶回路、１
４はエラー検出回路（Ｐ Ｃ）、１５はデータのエラー
検出結果を保持する入力データエラー表示フリップフロ
ップ（ＥＩＦ）、１６は記憶手段１３から選択情報を受
は取る選択情報表示フリップフロップ（ＰＩ）である。
選択回路１１は、信号線２０１，２０２，２０３を介し
て入力されるデータａ、ｂ、ｃを信号線２０４上の信号
ｄに従って選択し、選択された信号ｅを信号線２０５を
介して記憶回路２に送出する。
て入力されるデータａ、ｂ、ｃを信号線２０４上の信号
ｄに従って選択し、選択された信号ｅを信号線２０５を
介して記憶回路２に送出する。
記憶回路２は複数のワードで構成された記憶回路であり
、信号線２０６を介して入力されるライトアドレスｆが
示す・ワードに選択回路１１より信号ｖＡ２０５を介し
て送出される入力データｅを書き込み、信号線２０７を
介して入力されるリードアドレスｇが示すワードに保持
されるデータｈを信号線２０８を介してＰＣｌ４に送出
する。
、信号線２０６を介して入力されるライトアドレスｆが
示す・ワードに選択回路１１より信号ｖＡ２０５を介し
て送出される入力データｅを書き込み、信号線２０７を
介して入力されるリードアドレスｇが示すワードに保持
されるデータｈを信号線２０８を介してＰＣｌ４に送出
する。
記憶回路１３は記憶回路１２に対応して入力データの選
択情報を記憶する記憶回路であり、ライトアドレスｆが
示すワードに信号線２０４上の選択情報ｄを書き込み、
リードアドレスｇが示すワードに保持される選択情ｌｉ
を信号線２１１を介してＰＩ １６に送出する。リード
アドレスｇが示すワードに保持される選択情報とは、リ
ードアドレスに対応するデータが書き込まれたときに信
号線２０４から選択情報ｄとして書き込まれたものであ
る。
択情報を記憶する記憶回路であり、ライトアドレスｆが
示すワードに信号線２０４上の選択情報ｄを書き込み、
リードアドレスｇが示すワードに保持される選択情ｌｉ
を信号線２１１を介してＰＩ １６に送出する。リード
アドレスｇが示すワードに保持される選択情報とは、リ
ードアドレスに対応するデータが書き込まれたときに信
号線２０４から選択情報ｄとして書き込まれたものであ
る。
ＰＣｌ４は記憶回路２に書かれたデータのエラー検出を
行なうエラー検出回路で、データｈを記憶回路２から信
号線２０８を介して受け、エラーの検出を行ない、結果
ｊを信号線２０９を介してＥＩＦ１５に送出する。
行なうエラー検出回路で、データｈを記憶回路２から信
号線２０８を介して受け、エラーの検出を行ない、結果
ｊを信号線２０９を介してＥＩＦ１５に送出する。
ＥＩＦ１５は、ＰＣｌ４でデータのエラーが検出された
場合に点灯するエラー表示フリップフロップで、エラー
検出結果を信号線２０９を介して受け、点灯した場合は
ＰＩ１６を保持する信号ｋを信号線２１０を介して送出
する。
場合に点灯するエラー表示フリップフロップで、エラー
検出結果を信号線２０９を介して受け、点灯した場合は
ＰＩ１６を保持する信号ｋを信号線２１０を介して送出
する。
ＰＩ１６はＥＩＦ１５に対応して信号線２１１を介して
記憶回路１３から送出された人力データの選択情Ｈｔを
受ける選択情報表示フリップフロップで、Ｆ、ＩＦ１５
の点灯時、信号、線２１０を介して送出される信号ｋに
よて保持される。
記憶回路１３から送出された人力データの選択情Ｈｔを
受ける選択情報表示フリップフロップで、Ｆ、ＩＦ１５
の点灯時、信号、線２１０を介して送出される信号ｋに
よて保持される。
次に、本実施例の動作について説明する。まず、データ
の書込み時の動作について説明する。入力データａ、ｂ
、ｃは各々信号線２０１，２０２゜２０３を介して入力
され、信号線２０４上の選択情報ｄに従って選択回路１
１で選択される。選択されたデータは信号線２０５を介
して記憶回路１２に送出される。記憶回路１２は信号線
２０６を介して入力されるライトアドレスｆによって示
されるワードに、選択されたデータを書き込む。同時に
記憶回路１３は記憶回路１２に対応して信号線２０６を
介して入力されるライトアドレスｆによって示されるワ
ードに、信号ｖＡ２０４を介して示される入力データの
選択情報ｄを書き込む。すなわち、データと同ワードに
そのデータを選択した選択情報を記憶しておく。
の書込み時の動作について説明する。入力データａ、ｂ
、ｃは各々信号線２０１，２０２゜２０３を介して入力
され、信号線２０４上の選択情報ｄに従って選択回路１
１で選択される。選択されたデータは信号線２０５を介
して記憶回路１２に送出される。記憶回路１２は信号線
２０６を介して入力されるライトアドレスｆによって示
されるワードに、選択されたデータを書き込む。同時に
記憶回路１３は記憶回路１２に対応して信号線２０６を
介して入力されるライトアドレスｆによって示されるワ
ードに、信号ｖＡ２０４を介して示される入力データの
選択情報ｄを書き込む。すなわち、データと同ワードに
そのデータを選択した選択情報を記憶しておく。
次に、読出し時の動作について説明する。記憶回路１２
は信号綿２０７を介して入力されるリードアドレスｇに
よって示されるワードのデータ１１を信号線２０８を介
してＰＣｌ４に送出する。同時に記憶回路１３は記憶回
路１２に対応して信号線２０７を介して人力されるリー
ドアドレスｇによって示されるワードの選択情報ｉを信
号線２１１を介してＰＩ１６に送出する。記憶回路１２
から送出されたデータはＰＣｌ４でエラー検出が行なわ
れる。ＰＣｌ４でデータのエラーが検出された場合は、
信号線２０９上の信号ｊが“１”となり、ＥＩＦ１５に
“１″が保持される。この結果、信号線２１０上の信号
ｋが“１″′となり、ｐＨ６は信号線２１１を介して記
憶回路１３から送出された選択情報ｉを保持する。
は信号綿２０７を介して入力されるリードアドレスｇに
よって示されるワードのデータ１１を信号線２０８を介
してＰＣｌ４に送出する。同時に記憶回路１３は記憶回
路１２に対応して信号線２０７を介して人力されるリー
ドアドレスｇによって示されるワードの選択情報ｉを信
号線２１１を介してＰＩ１６に送出する。記憶回路１２
から送出されたデータはＰＣｌ４でエラー検出が行なわ
れる。ＰＣｌ４でデータのエラーが検出された場合は、
信号線２０９上の信号ｊが“１”となり、ＥＩＦ１５に
“１″が保持される。この結果、信号線２１０上の信号
ｋが“１″′となり、ｐＨ６は信号線２１１を介して記
憶回路１３から送出された選択情報ｉを保持する。
このように、記憶回路１２の出力データのエラー発生時
に常にその人力時の選択情報がＰＩ １６にセットされ
ているので、実際に読出しデータにエラーが検出された
時に正しい選択情報が保持される。これによって、どの
入力データが誤っていたかを識別することが可能である
。
に常にその人力時の選択情報がＰＩ １６にセットされ
ているので、実際に読出しデータにエラーが検出された
時に正しい選択情報が保持される。これによって、どの
入力データが誤っていたかを識別することが可能である
。
以上説明したように本発明は、複数の入力データから１
つのデータを選択して複数のワードで構成された対象記
憶回路にそのデータを書き込む場合に、そのデータに対
応した記憶手段の同ワードにそのデータの選択情報を書
き込んでおき、データのエラー検出結果によってその選
択情報を保持することにより、読出し２データにエラー
が検出された時に正しい選択情報を保持できるので、デ
ータを書き込んだタイミングとそのデータのエラーの検
出を行なうタイミングとが離れていても、どの入力デー
タが誤っているかを識別することができる効果がある。
つのデータを選択して複数のワードで構成された対象記
憶回路にそのデータを書き込む場合に、そのデータに対
応した記憶手段の同ワードにそのデータの選択情報を書
き込んでおき、データのエラー検出結果によってその選
択情報を保持することにより、読出し２データにエラー
が検出された時に正しい選択情報を保持できるので、デ
ータを書き込んだタイミングとそのデータのエラーの検
出を行なうタイミングとが離れていても、どの入力デー
タが誤っているかを識別することができる効果がある。
第１図は本発明によるエラー検出回路の一実施例を示す
系統図、第２図は従来のエラー検出回路を示す系統図で
ある。 １１・・・選択回路、１２．１３・・・記憶回路、１４
・・・エラー検出回路、１５・・・エラー表示フリップ
フロフプ、１６・・・選択情報表示フリップフロップ、
２０１〜２１１・・・信号線。 第１図
系統図、第２図は従来のエラー検出回路を示す系統図で
ある。 １１・・・選択回路、１２．１３・・・記憶回路、１４
・・・エラー検出回路、１５・・・エラー表示フリップ
フロフプ、１６・・・選択情報表示フリップフロップ、
２０１〜２１１・・・信号線。 第１図
Claims (1)
- 対象記憶回路のエラーを検出するエラー検出回路におい
て、複数の入力データから一つのデータを選択する選択
手段と、前記対象記憶回路に対応して前記選択手段によ
りどの入力データが選択されたかを示す選択情報を保持
する記憶手段と、前記対象記憶回路からデータを読み出
す際に読み出されたデータのエラーを検出するエラー検
出手段と、このエラー検出手段の検出結果を保持する第
１のフリップフロップと、前記対象記憶回路に対応して
読み出される前記記憶手段の出力を受ける第２のフリッ
プフロップとを備え、前記第１のフリップフロップの出
力に従って前記第２のフリップフロップの内容を保持す
ることを特徴とするエラー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050454A JPH02228746A (ja) | 1989-03-02 | 1989-03-02 | エラー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050454A JPH02228746A (ja) | 1989-03-02 | 1989-03-02 | エラー検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228746A true JPH02228746A (ja) | 1990-09-11 |
Family
ID=12859313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050454A Pending JPH02228746A (ja) | 1989-03-02 | 1989-03-02 | エラー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228746A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293582A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | メモリ装置 |
| JPS63245747A (ja) * | 1987-04-01 | 1988-10-12 | Fuji Electric Co Ltd | ２ポ−トメモリ異常検出方式 |
-
1989
- 1989-03-02 JP JP1050454A patent/JPH02228746A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293582A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | メモリ装置 |
| JPS63245747A (ja) * | 1987-04-01 | 1988-10-12 | Fuji Electric Co Ltd | ２ポ−トメモリ異常検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005163A (ko) | 반도체기억장치 | |
| KR880014464A (ko) | 자체 시험 메모리 시스템을 가진 데이타 처리 시스템 | |
| JPH02228746A (ja) | エラー検出回路 | |
| JPS61255451A (ja) | デ−タ処理装置 | |
| JP2759824B2 (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPH0441375B2 (ja) | ||
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS61211786A (ja) | Ｉｃカ−ド | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPH0724154B2 (ja) | デ−タ複写方法 | |
| RU2042189C1 (ru) | Микропрограммное устройство управления | |
| JPH04120642A (ja) | Ｒａｍ故障検出方式 | |
| JPH03250347A (ja) | メモリ装置 | |
| JPS58196694A (ja) | 記憶装置 | |
| JPH0242545A (ja) | 記憶装置 | |
| JPH0445200Y2 (ja) | ||
| JPH0648506B2 (ja) | 情報記録装置 | |
| JPH01271844A (ja) | 電子卓上計算機 | |
| JPS6132153A (ja) | メモリ制御装置 | |
| JPH01205357A (ja) | メモリエラー検出回路テスト方式 | |
| JPH0398129A (ja) | パリティエラー検出方式 | |
| JPH06161904A (ja) | メモリ制御装置 | |
| JPS6227832A (ja) | コンピユ−タプログラムのアドレス領域識別装置 | |
| JPH0338752A (ja) | 記憶装置 | |
| JPH04141742A (ja) | 情報処理装置 |