JPH02233005A - 実波形シミュレーション装置 - Google Patents
実波形シミュレーション装置Info
- Publication number
- JPH02233005A JPH02233005A JP5321289A JP5321289A JPH02233005A JP H02233005 A JPH02233005 A JP H02233005A JP 5321289 A JP5321289 A JP 5321289A JP 5321289 A JP5321289 A JP 5321289A JP H02233005 A JPH02233005 A JP H02233005A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- converter
- data
- memory
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は、周期的な測定波形を再生出力する実波形シミ
ュレーション装置に関するものであり、詳しくは、繰返
し出力波形のつなぎめの不連続性の改良に関するもので
ある． 〈従来の技術〉 波形発生装置の一種に、測定波形をＡ／Ｄ変換器でデジ
タル信号に変換してメモリに格納し、このメモリに格納
された波形データをＤ／Ａ変換器に加えて繰返し波形信
号として出力するように構成された実波形シミュレーシ
ョン装置がある．第５図は、このような従来の実波形シ
ミュレーション装置の一例を示すブロック図である．図
において、測定信号Ｓχは入力端子１を介してＡ／Ｄ変
換器２に加えられ、デジタル信号ｓｄに変換される．こ
のデジタル信号ｓｄはアドレス発生器３から加えられる
アドレスに従ってメモリ４に格納される．このようにし
てメモリ４に格納されたデジタル信号ｓｄはアドレス発
生器３から加えられるアドレスに従って繰返してＡ／Ｄ
変換器５に読み出され、測定信号Ｓχの実波形シミュレ
ーション信号Ｓｓとして出力端子６に出力される．なお
、これらＡ／Ｄ変換器２．アドレス発生器３，メモリ４
およびＤ／Ａ変換器５には、クロック発生器７からそれ
ぞれ周波数が固定されたクロックパルスが加えられてい
る． く発明が解決しようとする課題〉 しかし、このような装置において、測定信号Ｓχの周期
とＡ／Ｄ変換器２のサンプリング周期とは一般に非同期
であるために、Ａ／Ｄ変換器２を介してメモリ４に格納
される測定信号Ｓχの波形データＳｄの先頭データと後
尾データのつなぎぬが不連続になることが多い． この結果、Ｄ／Ａ変換器５を介して繰返し再生出力され
るシミュレーション波形Ｓｓのつなぎめや繰返し周期は
、測定信号Ｓχとは異なったものになってしまうという
問題がある， 本発明は、このような点に着目したものであり、その目
的は、サンプリング周期に制約がある場合にも測定信号
とほぼ同等の周期を有するつなぎぬが連続した繰返しシ
ミュレーション波形が得られる実波形シミュレーション
装置を提供することにある． く課題を解決するための手段〉 第１の発明の実波形シミュレーション装置は、測定波形
をデジタル信号に変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力データを格納するメモリと、 このメモリに格納された前記Ａ／Ｄ変換器の出力データ
に対して、測定波形の周期を再生するためのリサンプリ
ングを行う演算器と、 この演算器でリサンプリングされたデータをアナログ信
号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする． 第２の発明の実波形シミュレーション装置は、測定波形
をデジタル信号に変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力データを格納するメモリと、 このメモリに格納された前記Ａ／Ｄ変換器の出力データ
に対して、測定波形の周期を再生するためのスプライン
補間を行う演算器と、 この演算器でスプライン補間されたデータをアナログ信
号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする． く作用〉 第１の発明の実波形シミュレーション装置によれば、Ａ
／Ｄ変換器を介してメモリに格納された波形データは、
演算器のデジタル・フィルター的演算処理にょろリサン
プリングに従って測定信号の周期とほぼ等しい周期を持
った波形データに変換される．このような波形データを
Ｄ／Ａ変換器でアナログ信号に変換することにより、測
定信号とほぼ同等の周期を有する繰返しシミュレーショ
ン波形が得られる． また、第２の発明の実波形シミュレーション装置によれ
ば、Ａ／Ｄ変換器を介してメモリに格納された波形デー
タは、演算器のスプライン補間処理により測定信号の周
期とほぼ等しい周期を持った波形データに変換される。
ュレーション装置に関するものであり、詳しくは、繰返
し出力波形のつなぎめの不連続性の改良に関するもので
ある． 〈従来の技術〉 波形発生装置の一種に、測定波形をＡ／Ｄ変換器でデジ
タル信号に変換してメモリに格納し、このメモリに格納
された波形データをＤ／Ａ変換器に加えて繰返し波形信
号として出力するように構成された実波形シミュレーシ
ョン装置がある．第５図は、このような従来の実波形シ
ミュレーション装置の一例を示すブロック図である．図
において、測定信号Ｓχは入力端子１を介してＡ／Ｄ変
換器２に加えられ、デジタル信号ｓｄに変換される．こ
のデジタル信号ｓｄはアドレス発生器３から加えられる
アドレスに従ってメモリ４に格納される．このようにし
てメモリ４に格納されたデジタル信号ｓｄはアドレス発
生器３から加えられるアドレスに従って繰返してＡ／Ｄ
変換器５に読み出され、測定信号Ｓχの実波形シミュレ
ーション信号Ｓｓとして出力端子６に出力される．なお
、これらＡ／Ｄ変換器２．アドレス発生器３，メモリ４
およびＤ／Ａ変換器５には、クロック発生器７からそれ
ぞれ周波数が固定されたクロックパルスが加えられてい
る． く発明が解決しようとする課題〉 しかし、このような装置において、測定信号Ｓχの周期
とＡ／Ｄ変換器２のサンプリング周期とは一般に非同期
であるために、Ａ／Ｄ変換器２を介してメモリ４に格納
される測定信号Ｓχの波形データＳｄの先頭データと後
尾データのつなぎぬが不連続になることが多い． この結果、Ｄ／Ａ変換器５を介して繰返し再生出力され
るシミュレーション波形Ｓｓのつなぎめや繰返し周期は
、測定信号Ｓχとは異なったものになってしまうという
問題がある， 本発明は、このような点に着目したものであり、その目
的は、サンプリング周期に制約がある場合にも測定信号
とほぼ同等の周期を有するつなぎぬが連続した繰返しシ
ミュレーション波形が得られる実波形シミュレーション
装置を提供することにある． く課題を解決するための手段〉 第１の発明の実波形シミュレーション装置は、測定波形
をデジタル信号に変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力データを格納するメモリと、 このメモリに格納された前記Ａ／Ｄ変換器の出力データ
に対して、測定波形の周期を再生するためのリサンプリ
ングを行う演算器と、 この演算器でリサンプリングされたデータをアナログ信
号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする． 第２の発明の実波形シミュレーション装置は、測定波形
をデジタル信号に変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力データを格納するメモリと、 このメモリに格納された前記Ａ／Ｄ変換器の出力データ
に対して、測定波形の周期を再生するためのスプライン
補間を行う演算器と、 この演算器でスプライン補間されたデータをアナログ信
号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする． く作用〉 第１の発明の実波形シミュレーション装置によれば、Ａ
／Ｄ変換器を介してメモリに格納された波形データは、
演算器のデジタル・フィルター的演算処理にょろリサン
プリングに従って測定信号の周期とほぼ等しい周期を持
った波形データに変換される．このような波形データを
Ｄ／Ａ変換器でアナログ信号に変換することにより、測
定信号とほぼ同等の周期を有する繰返しシミュレーショ
ン波形が得られる． また、第２の発明の実波形シミュレーション装置によれ
ば、Ａ／Ｄ変換器を介してメモリに格納された波形デー
タは、演算器のスプライン補間処理により測定信号の周
期とほぼ等しい周期を持った波形データに変換される。
このような波形データをＤ／Ａ変換器でアナログ信号に
変換することにより、第１の発明と同様に、測定信号と
ほぼ同等の周期を有する繰返しシミュレーション波形が
得られる． く実施例〉 以下、図面を用いて本発明の実施例を詳細に説明する． 第１図は第１の発明の一実施例を示す構成説明図であり
、第５図と同一部分には同一符号を付けている．図にお
いて、クロツク発生器８は出力周波数が任意に変えられ
るように構成されている．演算器９は、Ａ／Ｄ変換器２
を介してメモリ４に格納されている波形データＳｄに対
してデジタル・フィルター的演算処理にょろリサンプリ
ングを行い、測定信号Ｓχの周期とほぼ等しい周期を持
った波形データに変換する． このように横成された装置の動作を説明する．まず、Ａ
／Ｄ変換器２を介してメモリ４に測定信号Ｓχに関連し
た波形データＳｄを格納する．ここで、測定信号Ｓχが
周期信号の場合には、１周期以上の波形データｓｄが取
り込めるようにデータ数およびＡ／Ｄ変換器２のサンプ
ルクロツク周波数を設定する． 次に、演算器９のデジタル・フィルタ的処理を用いて、
メモリ４に格納された波形データｓｄのリサンプリング
を行う．ここで、リサンプリングの周期は、（波形の周
期／メモリ４に格納されている１周期のデータ数）程度
とする． リサンプリングについて説明する． 測定信号Ｓχをｘ（ｔ）で表す．ここで、ｔは時間であ
り、ｘ（ｔ）は周波数１／τ，以上の成分は含んでいな
いものとする．ｔ＝０から周期τ，毎にＮ個サンプリン
グしたときのサンプル点をそれぞれｘ１とすると、 ＸＴＬ＝Ｘ（ｎ・τ１ ） （ｎ＝０〜Ｎ−１） になる． また、リサンプリングしたい周期をτ２とし、リサンプ
ル点を３７ｔとし、リサンプル後のデータ数をＭとする
と、 ｘ＠＝ｘ（ｍ−τ１ 》 （ｍ＝０〜Ｍ−１》 になる． リサンプル後のデータをリサンプル前のデータと一致さ
せる（ｘ （ｔ） ＝ｙ （ｔ） ）ための条件は、 ｙ１ＬＬ＝ΣＸＴＬ ｓｉｎｃ（ ｙｒ （τ２ ／ｆ
＋ ）ＩＩ−ｙｃ−ｎ）となり、《τ２／τ１ 》＝１
＋αとおくと、になる．ただし、ｘ（＋＋ｊＪいは《１
＋α》・ｍが整数でないときには零になる． 演算器９でこのような一連の演算処理を行うことにより
、τ１毎のサンプル点ｘ１から新たなサンプル点ｙｔを
求めることができ、計算精度の範囲で測定信号Ｓχの周
期を再現できる．第２図はこれらの具体例図であり、（
ａ）はＡ／Ｄ変換器２によるサンプル波形を示し、（ｂ
）は（ａ）を４倍の周波数でリサンプリングした波形を
示している． このようなリサンプリングにより得たデータをＤ／Ａ変
換器５に加えて測定信号Ｓχのシュレーション波形Ｓｓ
を得る．このとき、Ｄ／Ａ変換器５のクロック周波数は
リサンプリングのサンプルクロック周波数と一致させる
．これにより、リサンプリングにおける計算精度の範囲
で測定信号Ｓχの周波数とシュレーション波形Ｓｓの周
波数を一致させることができ、つなぎめの連続した繰返
しシュレーション波形Ｓｓを得ることができる．第２図
は第２の発明の実施例を示す構成説明図であり、第１図
と同一部分には同一符号を付けている．図において、演
算器１０は、Ａ／Ｄ変換器２を介してメモリ４に格納さ
れている波形データｓｄに対してスプライン補間処理を
行い、測定信号Ｓχの周期とほぼ等しい周期を持った波
形データに変換する． このような第３図の動作を第４図の波形図を用いて説明
する． まず、（ａ）に示すような繰返し周期Ｔ１の測定信号Ｓ
χをＡ／Ｄ変換器２に加えて周期Ｔ２のサンプルクロッ
クでサンプリングし、（ｂ）に示すようなサンプリング
データをメモリ４に格納する．なお、（’ｒｔ ／Ｔ２
）〜整数とする．次に、演算器１０はメモリ４に格納
されたサンプリングデータに対してスプライン補間処理
を行い、（ｃ）に破線で示すような測定信号Ｓχを再現
した連続データを得る．そして、この連続データから、
時間等間隔で繰返し周期Ｔ１の整数分の１になるデータ
（×印）を取直す． その後、取直した等間隔データをＤ／Ａ変換器５に加え
、各等間隔データの発生周期を（ｃ）で計算した周期と
して（ｄ）に示すような測定信号Ｓχと同等のつなぎめ
の連続した繰返しシミュレーション波形ＳＳを再生出力
する． このような第２の発明によれば、第１図の装置で得られ
るシミュレーション波形Ｓｓに比べて周波数成分の厳密
性は多少欠けるものの、演算器１．０に要求される演算
能力は第１の発明の演算器９よりも緩和され、高遠処理
が比較的低価格で実現できるという効果が期待できる． なお、これら第１図，第３図の実施例では、Ａ／Ｄ変換
器２とＤ／Ａ変換器４をメモリ４を介して接続し、共通
のクロック発生器８からそれぞれに応じたクロックを供
給する例を示したが、Ａ／Ｄ変換器によるデータサンプ
リングブロックとして例えばデジタルオシロスコープを
用い、このデジタルオシロスコープでサングリングされ
た波形データを第１図のようなリサンプリング処理機能
およびＤ／Ａ変換器による波形再生機能または第３図の
ようなスプライン補間処理機能およびＤ／Ａ変換器によ
る波形再生機能を持った任意波形発生器に加えるように
してもよい． また、第１図のリサンプリングを行うためのデジタル・
フィルタの特性の一般式は、 ｙＩＬ＝ΣＸＴＬ ｆ（ Ｋ （ｆ２／ｆｔ ）Ｉ１一
π−ｎ）になり、上記実施例ではｆ（ｔ）がＳｉｎＣ（
ｔ）の例を説明したが、用途に応じた関数を用いればよ
い．また、本発明によれば、サンプリング周波数を換え
ることなく実波形の時間軸を伸縮させることもできる． く発明の効果〉 以上説明したように、本発明によれば、サンプリング周
期に制約がある場合にも測定信号とほぼ同等の周期を有
するつなぎめが連続した繰返しシミュレーション波形が
得られる実波形シミュレーション装置が実現で・き、実
用上の効果は大きい．
変換することにより、第１の発明と同様に、測定信号と
ほぼ同等の周期を有する繰返しシミュレーション波形が
得られる． く実施例〉 以下、図面を用いて本発明の実施例を詳細に説明する． 第１図は第１の発明の一実施例を示す構成説明図であり
、第５図と同一部分には同一符号を付けている．図にお
いて、クロツク発生器８は出力周波数が任意に変えられ
るように構成されている．演算器９は、Ａ／Ｄ変換器２
を介してメモリ４に格納されている波形データＳｄに対
してデジタル・フィルター的演算処理にょろリサンプリ
ングを行い、測定信号Ｓχの周期とほぼ等しい周期を持
った波形データに変換する． このように横成された装置の動作を説明する．まず、Ａ
／Ｄ変換器２を介してメモリ４に測定信号Ｓχに関連し
た波形データＳｄを格納する．ここで、測定信号Ｓχが
周期信号の場合には、１周期以上の波形データｓｄが取
り込めるようにデータ数およびＡ／Ｄ変換器２のサンプ
ルクロツク周波数を設定する． 次に、演算器９のデジタル・フィルタ的処理を用いて、
メモリ４に格納された波形データｓｄのリサンプリング
を行う．ここで、リサンプリングの周期は、（波形の周
期／メモリ４に格納されている１周期のデータ数）程度
とする． リサンプリングについて説明する． 測定信号Ｓχをｘ（ｔ）で表す．ここで、ｔは時間であ
り、ｘ（ｔ）は周波数１／τ，以上の成分は含んでいな
いものとする．ｔ＝０から周期τ，毎にＮ個サンプリン
グしたときのサンプル点をそれぞれｘ１とすると、 ＸＴＬ＝Ｘ（ｎ・τ１ ） （ｎ＝０〜Ｎ−１） になる． また、リサンプリングしたい周期をτ２とし、リサンプ
ル点を３７ｔとし、リサンプル後のデータ数をＭとする
と、 ｘ＠＝ｘ（ｍ−τ１ 》 （ｍ＝０〜Ｍ−１》 になる． リサンプル後のデータをリサンプル前のデータと一致さ
せる（ｘ （ｔ） ＝ｙ （ｔ） ）ための条件は、 ｙ１ＬＬ＝ΣＸＴＬ ｓｉｎｃ（ ｙｒ （τ２ ／ｆ
＋ ）ＩＩ−ｙｃ−ｎ）となり、《τ２／τ１ 》＝１
＋αとおくと、になる．ただし、ｘ（＋＋ｊＪいは《１
＋α》・ｍが整数でないときには零になる． 演算器９でこのような一連の演算処理を行うことにより
、τ１毎のサンプル点ｘ１から新たなサンプル点ｙｔを
求めることができ、計算精度の範囲で測定信号Ｓχの周
期を再現できる．第２図はこれらの具体例図であり、（
ａ）はＡ／Ｄ変換器２によるサンプル波形を示し、（ｂ
）は（ａ）を４倍の周波数でリサンプリングした波形を
示している． このようなリサンプリングにより得たデータをＤ／Ａ変
換器５に加えて測定信号Ｓχのシュレーション波形Ｓｓ
を得る．このとき、Ｄ／Ａ変換器５のクロック周波数は
リサンプリングのサンプルクロック周波数と一致させる
．これにより、リサンプリングにおける計算精度の範囲
で測定信号Ｓχの周波数とシュレーション波形Ｓｓの周
波数を一致させることができ、つなぎめの連続した繰返
しシュレーション波形Ｓｓを得ることができる．第２図
は第２の発明の実施例を示す構成説明図であり、第１図
と同一部分には同一符号を付けている．図において、演
算器１０は、Ａ／Ｄ変換器２を介してメモリ４に格納さ
れている波形データｓｄに対してスプライン補間処理を
行い、測定信号Ｓχの周期とほぼ等しい周期を持った波
形データに変換する． このような第３図の動作を第４図の波形図を用いて説明
する． まず、（ａ）に示すような繰返し周期Ｔ１の測定信号Ｓ
χをＡ／Ｄ変換器２に加えて周期Ｔ２のサンプルクロッ
クでサンプリングし、（ｂ）に示すようなサンプリング
データをメモリ４に格納する．なお、（’ｒｔ ／Ｔ２
）〜整数とする．次に、演算器１０はメモリ４に格納
されたサンプリングデータに対してスプライン補間処理
を行い、（ｃ）に破線で示すような測定信号Ｓχを再現
した連続データを得る．そして、この連続データから、
時間等間隔で繰返し周期Ｔ１の整数分の１になるデータ
（×印）を取直す． その後、取直した等間隔データをＤ／Ａ変換器５に加え
、各等間隔データの発生周期を（ｃ）で計算した周期と
して（ｄ）に示すような測定信号Ｓχと同等のつなぎめ
の連続した繰返しシミュレーション波形ＳＳを再生出力
する． このような第２の発明によれば、第１図の装置で得られ
るシミュレーション波形Ｓｓに比べて周波数成分の厳密
性は多少欠けるものの、演算器１．０に要求される演算
能力は第１の発明の演算器９よりも緩和され、高遠処理
が比較的低価格で実現できるという効果が期待できる． なお、これら第１図，第３図の実施例では、Ａ／Ｄ変換
器２とＤ／Ａ変換器４をメモリ４を介して接続し、共通
のクロック発生器８からそれぞれに応じたクロックを供
給する例を示したが、Ａ／Ｄ変換器によるデータサンプ
リングブロックとして例えばデジタルオシロスコープを
用い、このデジタルオシロスコープでサングリングされ
た波形データを第１図のようなリサンプリング処理機能
およびＤ／Ａ変換器による波形再生機能または第３図の
ようなスプライン補間処理機能およびＤ／Ａ変換器によ
る波形再生機能を持った任意波形発生器に加えるように
してもよい． また、第１図のリサンプリングを行うためのデジタル・
フィルタの特性の一般式は、 ｙＩＬ＝ΣＸＴＬ ｆ（ Ｋ （ｆ２／ｆｔ ）Ｉ１一
π−ｎ）になり、上記実施例ではｆ（ｔ）がＳｉｎＣ（
ｔ）の例を説明したが、用途に応じた関数を用いればよ
い．また、本発明によれば、サンプリング周波数を換え
ることなく実波形の時間軸を伸縮させることもできる． く発明の効果〉 以上説明したように、本発明によれば、サンプリング周
期に制約がある場合にも測定信号とほぼ同等の周期を有
するつなぎめが連続した繰返しシミュレーション波形が
得られる実波形シミュレーション装置が実現で・き、実
用上の効果は大きい．
第１図は第１の発明の一実施例を示すブロック図、第２
図は第１図の動作説明図、第３図は第２の発明の一実施
例を示すブロック図、第４図は第３図の動作を説明する
波形図、第５図は従来の装置の一例を示すブロック図で
ある． １・・・入力端子、２・・・Ａ／Ｄ変換器、３・・・ア
ドレス発生器、４・・・メモリ、５・・・Ｄ／Ａ変換器
、６・・・出力端子、８・・・クロック発生器、９・・
・演算器（デジタル・フィルタ）、１０・・・演算器（
スプライン第３図 第 図
図は第１図の動作説明図、第３図は第２の発明の一実施
例を示すブロック図、第４図は第３図の動作を説明する
波形図、第５図は従来の装置の一例を示すブロック図で
ある． １・・・入力端子、２・・・Ａ／Ｄ変換器、３・・・ア
ドレス発生器、４・・・メモリ、５・・・Ｄ／Ａ変換器
、６・・・出力端子、８・・・クロック発生器、９・・
・演算器（デジタル・フィルタ）、１０・・・演算器（
スプライン第３図 第 図
Claims (2)
- （１）測定波形をデジタル信号に変換するＡ／Ｄ変換器
と、 このＡ／Ｄ変換器の出力データを格納するメモリと、 このメモリに格納された前記Ａ／Ｄ変換器の出力データ
に対して、測定波形の周期を再生するためのリサンプリ
ングを行う演算器と、 この演算器でリサンプリングされたデータをアナログ信
号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする実波形シミュレーショ
ン装置。 - （２）測定波形をデジタル信号に変換するＡ／Ｄ変換器
と、 このＡ／Ｄ変換器の出力データを格納するメモリと、 このメモリに格納された前記Ａ／Ｄ変換器の出力データ
に対して、測定波形の周期を再生するためのスプライン
補間を行う演算器と、 この演算器でスプライン補間されたデータをアナログ信
号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする実波形シミュレーショ
ン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5321289A JPH02233005A (ja) | 1989-03-06 | 1989-03-06 | 実波形シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5321289A JPH02233005A (ja) | 1989-03-06 | 1989-03-06 | 実波形シミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02233005A true JPH02233005A (ja) | 1990-09-14 |
Family
ID=12936536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5321289A Pending JPH02233005A (ja) | 1989-03-06 | 1989-03-06 | 実波形シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02233005A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63256988A (ja) * | 1987-04-14 | 1988-10-24 | 日本電気オフイスシステム株式会社 | スプライン補間法 |
| JPS647207A (en) * | 1987-06-30 | 1989-01-11 | Fanuc Ltd | Spline interpolating system |
-
1989
- 1989-03-06 JP JP5321289A patent/JPH02233005A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63256988A (ja) * | 1987-04-14 | 1988-10-24 | 日本電気オフイスシステム株式会社 | スプライン補間法 |
| JPS647207A (en) * | 1987-06-30 | 1989-01-11 | Fanuc Ltd | Spline interpolating system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182558A (en) | System for generating correction signals for use in forming low distortion analog signals | |
| JPH0828614B2 (ja) | 位相相関波形の発生方法 | |
| JPS6066523A (ja) | アナログ入力回路の伝達関数の直線性の試験装置及び方法 | |
| JPH11202003A (ja) | ｒｍｓコンバータ、電力線信号のｒｍｓ値を計算するための方法および電力線信号の高速ｒｍｓ測定を得るための測定計器 | |
| JPH02233005A (ja) | 実波形シミュレーション装置 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP2663904B2 (ja) | 伝達関数評価装置 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JPH0575670U (ja) | デジタルオシロスコープ | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| JPH0621026Y2 (ja) | 信号波形表示装置 | |
| JPS63227122A (ja) | Ｄ／ａ変換器評価装置 | |
| JPH0630445B2 (ja) | Ｄ／ａ変換器の試験方法 | |
| JPH0528526Y2 (ja) | ||
| US20060122827A1 (en) | Modeling linear and non-linear system response to a pulse train | |
| JPH0710477Y2 (ja) | 入力信号発生回路 | |
| JPH0810184B2 (ja) | 波形発生装置 | |
| JPH01197676A (ja) | 伝達特性計測装置 | |
| JPS6211554B2 (ja) | ||
| JPH0653831A (ja) | 波形サンプリング回路 | |
| JPH10135742A (ja) | 信号波形発生装置 | |
| JPH0822341A (ja) | 任意周波数発生器 | |
| JPH02259820A (ja) | デジタル計測器のアナログ出力方法とその復元方法 | |
| JPH0319522A (ja) | Ａ／ｄ変換器 | |
| JPS62245965A (ja) | モ−タの試験装置 |