JPH022334B2 - - Google Patents
Info
- Publication number
- JPH022334B2 JPH022334B2 JP2653981A JP2653981A JPH022334B2 JP H022334 B2 JPH022334 B2 JP H022334B2 JP 2653981 A JP2653981 A JP 2653981A JP 2653981 A JP2653981 A JP 2653981A JP H022334 B2 JPH022334 B2 JP H022334B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- circuit
- level
- intersymbol interference
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明はPCM伝送システムにおける伝送路よ
り歪を受けたパルス波形を等化する回路を制御す
るための符号間干渉検出回路に係り簡単な回路で
実現出来る符号間干渉検出回路に関する。
り歪を受けたパルス波形を等化する回路を制御す
るための符号間干渉検出回路に係り簡単な回路で
実現出来る符号間干渉検出回路に関する。
第１図に符号間干渉検出回路を用いた等化回路
のブロツク構成図を示す。図中２１は等化器、２
２は符号間干渉検出回路、２３は識別回路であ
る。この回路としては等化器２１により伝送線路
の損失特性の補正、及び波形整形を行ない識別回
路２３にて多値レベルを識別してその結果を出力
している。符号間干渉検出回路２２は識別回路２
３より多値レベルの識別結果と等化器２１より等
化波形を供給され符号間干渉を検出しこの出力を
等化回路２１に供給して符号間干渉を小さくして
いる。第２図に従来の符号間干渉検出回路の例と
して６値伝送の場合の回路を示す。第３図に第２
図の場合のアイパタンを示す。図中１〜１１はフ
リツプフロツプ回路（以下FFと称す）、１２〜１
６はAND回路、１７はOR回路、１８はｎタイム
スロツトの遅延回路、１９は排他的OR回路、２
０は低域波器、C1〜C11はコンデンサ、R1〜
R22は抵抗、V1，V2は直流電圧、レベル１〜１１
の中奇数は多値レベル、偶数は等化波形の振巾を
識別する識別レベルを示す。又レベル１〜１１は
FF１〜１１に対応しておりFF１〜１１の入力側
に直流電圧V1，V2の差を抵抗で分割して各多値
レベルに対応させている。例えばFF１の場合は
抵抗R1，R2で分割してレベル１に対応させてい
る。又レベル６は０レベルでレベル１の方向が正
レベル１１の方向が負である。FF１〜１１内の
Ｑ及びは相補出力を示す。FF２のの出力と
FF３のＱの出力をAND回路１２によりANDを
とつた出力はレベル２と３の間に等化波形があれ
ば“１”を出力する。FF４とFF５，FF６とFF
７，FF８とFF９，FF１０とFF１１の組合せの
場合も上記と同様である。FF１のＱの出力はレ
ベル１以上に等化波形があれば“１”を出力す
る。AND回路１２〜１６の出力及びFF１のＱの
出力をOR回路１７にてORをとり上記のどれか
の出力が“１”ならば１を出力している。即ち多
値の等化波形が正の場合では多値レベルをこす場
合“１”を出力し、負の場合では等化波形が多値
レベルをこさない場合“１”を出力している。こ
の出力が等化波形の符号間干渉の極性を表わして
いる。又FF６のＱの出力は等化波形が正ならば
“１”負であれば“０”を出力する。これを遅延
回路１８にてｎタイムスロツト遅延させ排他的
OR回路１９に入力している。OR１７の出力と
遅延回路１８の出力を排他的OR回路１９に出力
し符号間干渉の極性とｎタイムスロツト前の等化
波形の極性が合致している時は“０”を出力し合
致していない時は“１”を出力している。この出
力を低域波器２０を介することにより平均をと
り符号間干渉としている。この回路では多値レベ
ルのどこに等化波形の振巾があつてもｎタイムス
ロツト前の等化波形の極性と符号間干渉の極性が
合致しているかどうか判定しこれによるパルス出
力を平均化して符号間干渉を検出しているので回
路が複雑になる欠点があつた。
のブロツク構成図を示す。図中２１は等化器、２
２は符号間干渉検出回路、２３は識別回路であ
る。この回路としては等化器２１により伝送線路
の損失特性の補正、及び波形整形を行ない識別回
路２３にて多値レベルを識別してその結果を出力
している。符号間干渉検出回路２２は識別回路２
３より多値レベルの識別結果と等化器２１より等
化波形を供給され符号間干渉を検出しこの出力を
等化回路２１に供給して符号間干渉を小さくして
いる。第２図に従来の符号間干渉検出回路の例と
して６値伝送の場合の回路を示す。第３図に第２
図の場合のアイパタンを示す。図中１〜１１はフ
リツプフロツプ回路（以下FFと称す）、１２〜１
６はAND回路、１７はOR回路、１８はｎタイム
スロツトの遅延回路、１９は排他的OR回路、２
０は低域波器、C1〜C11はコンデンサ、R1〜
R22は抵抗、V1，V2は直流電圧、レベル１〜１１
の中奇数は多値レベル、偶数は等化波形の振巾を
識別する識別レベルを示す。又レベル１〜１１は
FF１〜１１に対応しておりFF１〜１１の入力側
に直流電圧V1，V2の差を抵抗で分割して各多値
レベルに対応させている。例えばFF１の場合は
抵抗R1，R2で分割してレベル１に対応させてい
る。又レベル６は０レベルでレベル１の方向が正
レベル１１の方向が負である。FF１〜１１内の
Ｑ及びは相補出力を示す。FF２のの出力と
FF３のＱの出力をAND回路１２によりANDを
とつた出力はレベル２と３の間に等化波形があれ
ば“１”を出力する。FF４とFF５，FF６とFF
７，FF８とFF９，FF１０とFF１１の組合せの
場合も上記と同様である。FF１のＱの出力はレ
ベル１以上に等化波形があれば“１”を出力す
る。AND回路１２〜１６の出力及びFF１のＱの
出力をOR回路１７にてORをとり上記のどれか
の出力が“１”ならば１を出力している。即ち多
値の等化波形が正の場合では多値レベルをこす場
合“１”を出力し、負の場合では等化波形が多値
レベルをこさない場合“１”を出力している。こ
の出力が等化波形の符号間干渉の極性を表わして
いる。又FF６のＱの出力は等化波形が正ならば
“１”負であれば“０”を出力する。これを遅延
回路１８にてｎタイムスロツト遅延させ排他的
OR回路１９に入力している。OR１７の出力と
遅延回路１８の出力を排他的OR回路１９に出力
し符号間干渉の極性とｎタイムスロツト前の等化
波形の極性が合致している時は“０”を出力し合
致していない時は“１”を出力している。この出
力を低域波器２０を介することにより平均をと
り符号間干渉としている。この回路では多値レベ
ルのどこに等化波形の振巾があつてもｎタイムス
ロツト前の等化波形の極性と符号間干渉の極性が
合致しているかどうか判定しこれによるパルス出
力を平均化して符号間干渉を検出しているので回
路が複雑になる欠点があつた。
回路の伝達特性は、正パルス、負パルスに対し
同等の応答を示す。従つて正パルスに対し符号間
干渉があれば同一の符号間干渉が負パルスに対し
ても生ずる。よつて符号間干渉量の検出には正又
は負のどちらか一方に限定しても問題はない。又
通常符号間干渉量を検出してから等化回路の制限
を行う迄の応答時間は、パルス繰り返し速度に比
較して非常に遅い為、干渉量の抽出確率が多少劣
化しても実用上差支えない。
同等の応答を示す。従つて正パルスに対し符号間
干渉があれば同一の符号間干渉が負パルスに対し
ても生ずる。よつて符号間干渉量の検出には正又
は負のどちらか一方に限定しても問題はない。又
通常符号間干渉量を検出してから等化回路の制限
を行う迄の応答時間は、パルス繰り返し速度に比
較して非常に遅い為、干渉量の抽出確率が多少劣
化しても実用上差支えない。
これ等の点に着目し、本発明は、回路を簡易化
出来る符号間干渉検出回路の提供を目的としてい
る。
出来る符号間干渉検出回路の提供を目的としてい
る。
本発明は上記の目的を達成するためにPCM伝
送システムにおける伝送路より歪を受けた多値パ
ルス波形を等化する回路を制御するための符号間
干渉検出回路において、クロツクのタイミング
で、等化波形の極性が正か負かを求め、又極性を
求めた時刻よりｎタイムスロツト後のクロツクの
タイミングで、該等化波形が予め定めた多値レベ
ルのパルスの時、該等化波形が、該多値レベルよ
り上記求めた極性と同方向にあるか異方向にある
かで該等化波形の符号間干渉の極性の情報を求
め、該等化波形が予め定めた多値レベルのパルス
でない時は、以前に求めた情報を継続し、これ等
の情報を平均化して、上記等化する回路を制御す
る出力を得るようにしたことを特徴とする符号間
干渉検出回路の提供である。
送システムにおける伝送路より歪を受けた多値パ
ルス波形を等化する回路を制御するための符号間
干渉検出回路において、クロツクのタイミング
で、等化波形の極性が正か負かを求め、又極性を
求めた時刻よりｎタイムスロツト後のクロツクの
タイミングで、該等化波形が予め定めた多値レベ
ルのパルスの時、該等化波形が、該多値レベルよ
り上記求めた極性と同方向にあるか異方向にある
かで該等化波形の符号間干渉の極性の情報を求
め、該等化波形が予め定めた多値レベルのパルス
でない時は、以前に求めた情報を継続し、これ等
の情報を平均化して、上記等化する回路を制御す
る出力を得るようにしたことを特徴とする符号間
干渉検出回路の提供である。
以下本発明の実施例につき図に従つて説明する
第４図は本発明の実施例の６値伝送の場合のブロ
ツク構成図、第８図は第４図に対応する１例の等
化波形図で、第８図の等化波形はクロツクのタイ
ミングのイ点にてレベル６より正方向にあるの
で、極性は正であり、符号間干渉を求める２タイ
ムスロツト後のクロツクのタイミングのロ点で
は、レベル８と１０の間にある多値レベル９に該
当するもので、多値レベル９より上記極性と同方
向の正方向にある場合を示している。
第４図は本発明の実施例の６値伝送の場合のブロ
ツク構成図、第８図は第４図に対応する１例の等
化波形図で、第８図の等化波形はクロツクのタイ
ミングのイ点にてレベル６より正方向にあるの
で、極性は正であり、符号間干渉を求める２タイ
ムスロツト後のクロツクのタイミングのロ点で
は、レベル８と１０の間にある多値レベル９に該
当するもので、多値レベル９より上記極性と同方
向の正方向にある場合を示している。
等化波形の極性と同方向であることは、等化波
形を弧立等化波形と考えた場合、点線のハに示す
如く符号間干渉の方向は正であることを意味し、
（この場合は第４図では、極性と同方向であるの
でFF２８よりは“１”を出力する）等化波形を
負方向に制御すればよいことになる。
形を弧立等化波形と考えた場合、点線のハに示す
如く符号間干渉の方向は正であることを意味し、
（この場合は第４図では、極性と同方向であるの
でFF２８よりは“１”を出力する）等化波形を
負方向に制御すればよいことになる。
又負方向であることは、孤立等化波形と考えた
場合、符号間干渉の方向は負であることを意味
し、（第４図ではFF２８よりは“０”を出力す
る）等化波形を正方向に制御すればよいことにな
る。で、符号間干渉抽出条件を識別レベル８と１
０の間のレベル（誤差）及びｎタイムスロツト前
のパルスの極性が正パルスであるという場合に限
定し回路を簡単にしたものである。第５図は第４
図の各点のパルス波形のタイムチヤートを示す。
図中第２図と同一機能のものは同一記号で表示し
てある。又レベル関係は第３図を参照のこと。２
６はｎタイムスロツトの遅延回路、２７はAND
回路、２８はFF回路、２９は低域波器、ａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈはこの記号を付した
点のパルス波形を示す為の記号で第５図のａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈにこれに対応したパ
ルス波形を示している。ａはFF６のＱの出力パ
ルス波形で等化波形の極性が正の時“１”で、負
の時“０”となる、ｂはａのパルスを遅延回路２
６にてｎ＝２とした場合即ち２タイムスロツト遅
延させたパルス波形、ｃはレベル８より負の方向
に等化波形がきた時“１”を出力することを示す
パルス波形、ｄはレベル１０より正の方向に等化
波形がきた時“１”を出力することを示すパルス
波形、ｅはクロツク波形でFFはパルスの立上り
で動作するので立上りをつくるためにRZ波形に
直す役目をしている。ｆはAND回路２７の出力
パルス波形、ｇはレベル９よりレベル８側に等化
波形がある場合“１”を出力することを示すパル
ス波形、ｈはFF２８の出力パルス波形である。
或る孤立等化波形のｎタイムスロツト後の符号間
干渉を見るには符号間干渉を見るクロツクのタイ
ミングの等化波形がレベル８と１０の間にあり
〔ｃ，ｄが共に“１”のパルス波形の場合〕尚か
つそれよりｎタイムスロツト前の時刻の等化波形
の極性が正の場合〔ａが“１”のパルス波形で第
５図ではｎ＝２の場合を示しているので２タイム
スロツト後はｂが“１”のパルス波形となる。〕
即ち第５図ではｂ，ｃ，ｄが共に“１”のパルス
波形でｆに示すAND回路２７の出力パルス波形
が“１”で符号間干渉を見る等化波形がレベル９
より正の方向ならばFF９の出力は“１”となり
FF２８の出力を“１”とし、“０”ならば“０”
としこの状態を次のAND回路２７の出力が“１”
の時迄持続し、これにより得られる出力を低域
波器２９にて平均することにて符号間干渉が求め
られる。尚第２図に示すFFの入力側直流多値レ
ベル設定回路を含み、FF８，９，１０はそれぞ
れFF２，３，４又はFF４，５，６又はFF６，
７，８でもよいわけである。
場合、符号間干渉の方向は負であることを意味
し、（第４図ではFF２８よりは“０”を出力す
る）等化波形を正方向に制御すればよいことにな
る。で、符号間干渉抽出条件を識別レベル８と１
０の間のレベル（誤差）及びｎタイムスロツト前
のパルスの極性が正パルスであるという場合に限
定し回路を簡単にしたものである。第５図は第４
図の各点のパルス波形のタイムチヤートを示す。
図中第２図と同一機能のものは同一記号で表示し
てある。又レベル関係は第３図を参照のこと。２
６はｎタイムスロツトの遅延回路、２７はAND
回路、２８はFF回路、２９は低域波器、ａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈはこの記号を付した
点のパルス波形を示す為の記号で第５図のａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈにこれに対応したパ
ルス波形を示している。ａはFF６のＱの出力パ
ルス波形で等化波形の極性が正の時“１”で、負
の時“０”となる、ｂはａのパルスを遅延回路２
６にてｎ＝２とした場合即ち２タイムスロツト遅
延させたパルス波形、ｃはレベル８より負の方向
に等化波形がきた時“１”を出力することを示す
パルス波形、ｄはレベル１０より正の方向に等化
波形がきた時“１”を出力することを示すパルス
波形、ｅはクロツク波形でFFはパルスの立上り
で動作するので立上りをつくるためにRZ波形に
直す役目をしている。ｆはAND回路２７の出力
パルス波形、ｇはレベル９よりレベル８側に等化
波形がある場合“１”を出力することを示すパル
ス波形、ｈはFF２８の出力パルス波形である。
或る孤立等化波形のｎタイムスロツト後の符号間
干渉を見るには符号間干渉を見るクロツクのタイ
ミングの等化波形がレベル８と１０の間にあり
〔ｃ，ｄが共に“１”のパルス波形の場合〕尚か
つそれよりｎタイムスロツト前の時刻の等化波形
の極性が正の場合〔ａが“１”のパルス波形で第
５図ではｎ＝２の場合を示しているので２タイム
スロツト後はｂが“１”のパルス波形となる。〕
即ち第５図ではｂ，ｃ，ｄが共に“１”のパルス
波形でｆに示すAND回路２７の出力パルス波形
が“１”で符号間干渉を見る等化波形がレベル９
より正の方向ならばFF９の出力は“１”となり
FF２８の出力を“１”とし、“０”ならば“０”
としこの状態を次のAND回路２７の出力が“１”
の時迄持続し、これにより得られる出力を低域
波器２９にて平均することにて符号間干渉が求め
られる。尚第２図に示すFFの入力側直流多値レ
ベル設定回路を含み、FF８，９，１０はそれぞ
れFF２，３，４又はFF４，５，６又はFF６，
７，８でもよいわけである。
本発明の他の実施例を第６図第７図に示す。図
中第２図第４図と同一機能のものは同一記号で表
す。３０はAND回路である。本実施例の第４図
と異なる点は第４図ではレベル８，１０の間に符
号間干渉を求める等化波形がある場合該等化波形
がレベル９上を越えるか越えないかを見ていたが
第６図第７図は符号間干渉を求める等化波形を多
値レベルの両端にて監視する場合で２つのレベル
間でなく１つのレベル以上にある場合、第６図で
はレベル２よりレベル１の方向第７図ではレベル
１０よりレベル１１の方向に等化波形がある場合
レベル１上及びレベル１１上を該等化波形が越え
るか越えないかで符号間干渉を見ている点であ
る。従つて回路はさらに簡単になつている。
中第２図第４図と同一機能のものは同一記号で表
す。３０はAND回路である。本実施例の第４図
と異なる点は第４図ではレベル８，１０の間に符
号間干渉を求める等化波形がある場合該等化波形
がレベル９上を越えるか越えないかを見ていたが
第６図第７図は符号間干渉を求める等化波形を多
値レベルの両端にて監視する場合で２つのレベル
間でなく１つのレベル以上にある場合、第６図で
はレベル２よりレベル１の方向第７図ではレベル
１０よりレベル１１の方向に等化波形がある場合
レベル１上及びレベル１１上を該等化波形が越え
るか越えないかで符号間干渉を見ている点であ
る。従つて回路はさらに簡単になつている。
以上詳細に説明した如く本発明によれば回路が
簡単で安価になる効果がある。
簡単で安価になる効果がある。
第１図は符号間干渉検出回路を用いた等化回路
のブロツク構成図、第２図は従来の符号間干渉検
出回路の例として６値伝送の場合の回路、第３図
は第２図の場合のアイパタン、第４図は本発明の
実施例の６値伝送の場合のブロツク構成図、第５
図は第４図の各点のパルス波形のタイムチヤート
でａはFF６のＱの出力パルス波形、ｂはａのパ
ルスを遅延回路２６にてｎ＝２とした場合即ち２
タイムスロツト遅延したパルス波形、ｃはレベル
８より負の方向に等化波形がきた時“１”を出力
することを示すパルス波形、ｄはレベル１０より
正の方向に等化波形がきた時“１”を出力するこ
とを示すパルス波形、ｅはクロツク波形、ｆは
AND回路２７の出力パルス波形、ｇはレベル９
よりレベル８側に等化波形がある場合“１”を出
力することを示すパルス波形、ｈはFF２８の出
力パルス波形、第６図、第７図は本発明の別の実
施例、第８図は第４図に対応する１例の等化波形
図である。図中１〜１１，２８はFF、１２〜１
６，２７，３０はAND回路、１７はOR回路、１
８，２６はｎタイムスロツトの遅延回路、１９は
排他的OR回路、２０，２９は低域波器、C1〜
C11はコンデンサ、R1〜R22は抵抗、V1，V2は直
流電圧、レベル１〜１１の中奇数は多値レベル、
偶数は多値レベルを識別する識別レベル、２１は
等化器、２２は符号間干渉検出回路、２３は識別
回路、である。
のブロツク構成図、第２図は従来の符号間干渉検
出回路の例として６値伝送の場合の回路、第３図
は第２図の場合のアイパタン、第４図は本発明の
実施例の６値伝送の場合のブロツク構成図、第５
図は第４図の各点のパルス波形のタイムチヤート
でａはFF６のＱの出力パルス波形、ｂはａのパ
ルスを遅延回路２６にてｎ＝２とした場合即ち２
タイムスロツト遅延したパルス波形、ｃはレベル
８より負の方向に等化波形がきた時“１”を出力
することを示すパルス波形、ｄはレベル１０より
正の方向に等化波形がきた時“１”を出力するこ
とを示すパルス波形、ｅはクロツク波形、ｆは
AND回路２７の出力パルス波形、ｇはレベル９
よりレベル８側に等化波形がある場合“１”を出
力することを示すパルス波形、ｈはFF２８の出
力パルス波形、第６図、第７図は本発明の別の実
施例、第８図は第４図に対応する１例の等化波形
図である。図中１〜１１，２８はFF、１２〜１
６，２７，３０はAND回路、１７はOR回路、１
８，２６はｎタイムスロツトの遅延回路、１９は
排他的OR回路、２０，２９は低域波器、C1〜
C11はコンデンサ、R1〜R22は抵抗、V1，V2は直
流電圧、レベル１〜１１の中奇数は多値レベル、
偶数は多値レベルを識別する識別レベル、２１は
等化器、２２は符号間干渉検出回路、２３は識別
回路、である。
Claims (1)
- １ PCM伝送システムにおける伝送路より歪を
受けた多値パルス波形を等化する回路を制御する
ための符号間干渉検出回路において、クロツクの
タイミングで、等化波形の極性が正か負かを求
め、又極性を求めた時刻よりｎタイムスロツト後
のクロツクのタイミングで、該等化波形が予め定
めた多値レベルのパルスの時、該等化波形が、該
多値レベルより上記求めた極性と同方向にあるか
異方向にあるかで該等化波形の符号間干渉の極性
の情報を求め、該等化波形が予め定めた多値レベ
ルのパルスでない時は、以前に求めた情報を継続
し、これ等の情報を平均化して、上記等化する回
路を制御する出力を得るようにしたことを特徴と
する符号間干渉検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2653981A JPS57141143A (en) | 1981-02-25 | 1981-02-25 | Intercode interference detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2653981A JPS57141143A (en) | 1981-02-25 | 1981-02-25 | Intercode interference detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57141143A JPS57141143A (en) | 1982-09-01 |
| JPH022334B2 true JPH022334B2 (ja) | 1990-01-17 |
Family
ID=12196294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2653981A Granted JPS57141143A (en) | 1981-02-25 | 1981-02-25 | Intercode interference detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57141143A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520400U (ja) * | 1991-08-16 | 1993-03-12 | 株式会社ヒユーブレイン | プリント基板への部品実装検査装置 |
-
1981
- 1981-02-25 JP JP2653981A patent/JPS57141143A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57141143A (en) | 1982-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3761818A (en) | Multilevel signal transmission system | |
| CA1180110A (en) | Automatic threshold tracking system | |
| JP3806219B2 (ja) | 符号間干渉低減装置および方法 | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| US4556983A (en) | Method and apparatus for pre-emphasis counteraction of variations in amplitude of received or reproduced serial binary signals | |
| CN116232816B (zh) | 信号处理方法、信号传输装置及互联接口 | |
| EP1528559A1 (en) | Information playback method and apparatus | |
| KR100229242B1 (ko) | 데이터재생장치 | |
| JPH08138324A (ja) | Ｅｐｒ４信号の位相差検出回路 | |
| JPH04277931A (ja) | 適応識別レベル判定回路 | |
| JP3083202B2 (ja) | 情報再生装置 | |
| JP2932775B2 (ja) | 復調装置 | |
| JP2806331B2 (ja) | 波形等化回路 | |
| JPS5846092B2 (ja) | バイポ−ラ自動等化方式 | |
| JPS63177363A (ja) | 波形等化回路 | |
| JPH0318368B2 (ja) | ||
| JPH0583164A (ja) | 伝送信号の受信回路 | |
| JPH0145775B2 (ja) | ||
| JPH0738650B2 (ja) | タイミング抽出方式 | |
| JPS631781B2 (ja) | ||
| JPH01151322A (ja) | データ識別装置 | |
| JPH07169191A (ja) | 波形等化装置 | |
| JPH0226892B2 (ja) | ||
| JPS62122430A (ja) | 自動等化器のトレ−ニング制御回路 | |
| JPH08163006A (ja) | 自動等化装置 |