JPH0226892B2 - - Google Patents
Info
- Publication number
- JPH0226892B2 JPH0226892B2 JP58033743A JP3374383A JPH0226892B2 JP H0226892 B2 JPH0226892 B2 JP H0226892B2 JP 58033743 A JP58033743 A JP 58033743A JP 3374383 A JP3374383 A JP 3374383A JP H0226892 B2 JPH0226892 B2 JP H0226892B2
- Authority
- JP
- Japan
- Prior art keywords
- tap coefficient
- output
- tap
- digital filter
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は自動等化器の収束判定方式に係り、特
に信号に含まれる波形歪に対する収束判定が、雑
音に強く、確実に行え、かつ簡単な回路で実現で
き、しかも波形歪としてメタリツク線路の分岐線
路（ブリツジドタツプ線路）のパルス反射に基づ
く波形歪の正確で迅速な等化が可能なブリツジド
タツプ等化器の収束判定方式に関する。
に信号に含まれる波形歪に対する収束判定が、雑
音に強く、確実に行え、かつ簡単な回路で実現で
き、しかも波形歪としてメタリツク線路の分岐線
路（ブリツジドタツプ線路）のパルス反射に基づ
く波形歪の正確で迅速な等化が可能なブリツジド
タツプ等化器の収束判定方式に関する。
（従来技術）
第１図は、信号に含まれる歪の自動波形等化器
の従来例のブロツク図である。第１図は、信号の
入出力端子１―１，１―２、補正波形加算器１―
３、識別回路１―４、エラー極性判定回路１―
５、時間Ｔの遅延回路１―６、タツプ係数更新回
路１―７、Ｄ／Ａ変換器１―８、低減フイルタ１
―９より構成される。
の従来例のブロツク図である。第１図は、信号の
入出力端子１―１，１―２、補正波形加算器１―
３、識別回路１―４、エラー極性判定回路１―
５、時間Ｔの遅延回路１―６、タツプ係数更新回
路１―７、Ｄ／Ａ変換器１―８、低減フイルタ１
―９より構成される。
第１図の系において、等化器の収束時には、自
動制御を受けたタツプ係数の値が一定値を中心と
して増減を繰り返すことを利用して、このタツプ
係数の増減を行つていた。しかし、タツプ係数の
増減の繰り返しは、等化器の発散状態においても
起き、また雑音によつても生ずることが知られ等
化器が確実に収束したか歪かの保証が得られない
欠点を有していた。
動制御を受けたタツプ係数の値が一定値を中心と
して増減を繰り返すことを利用して、このタツプ
係数の増減を行つていた。しかし、タツプ係数の
増減の繰り返しは、等化器の発散状態においても
起き、また雑音によつても生ずることが知られ等
化器が確実に収束したか歪かの保証が得られない
欠点を有していた。
（発明の目的）
本発明の目的は従来雑音又は回路自体の不安定
性によつて惹起された収束判定の誤りを除去する
ことの出来る収束判定方式を提供することにあ
る。
性によつて惹起された収束判定の誤りを除去する
ことの出来る収束判定方式を提供することにあ
る。
（発明の概要）
この発明では、上記目的を達成するため、あら
かじめ定められた孤立パターンが検出され、しか
も、タツプ係数の一定値を中心とした増減の繰返
し回数が設定値に達したときに、等化器が収束し
たものと判定するようにしたものである。以下実
施例に基づいて詳細に説明する。
かじめ定められた孤立パターンが検出され、しか
も、タツプ係数の一定値を中心とした増減の繰返
し回数が設定値に達したときに、等化器が収束し
たものと判定するようにしたものである。以下実
施例に基づいて詳細に説明する。
（発明の実施例）
第２図は、本発明の一つの実施例を示すブロツ
ク図であつて、帰還デイジタルフイルタの次数が
２次即ち２タツプの例である。
ク図であつて、帰還デイジタルフイルタの次数が
２次即ち２タツプの例である。
第２図において、この等化器は、受信信号の入
出力端子２―１、識別信号の出力端子２―２、識
別回路２―３、エラー極性検出器２―４、パター
ン検出器２―５、タツプ係数カウンタ２―６，２
―２０、Ｄ／Ａ変換器２―７、ローパスフイルタ
２―８、補正信号加算回路２―９、遅延器２―１
０，２―１１，２―１２、加算回路２―１３，２
―１４、乗算器２―１５，２―１６，２―１７，
２―１８、収束判定回路２―１９より構成されて
いる。
出力端子２―１、識別信号の出力端子２―２、識
別回路２―３、エラー極性検出器２―４、パター
ン検出器２―５、タツプ係数カウンタ２―６，２
―２０、Ｄ／Ａ変換器２―７、ローパスフイルタ
２―８、補正信号加算回路２―９、遅延器２―１
０，２―１１，２―１２、加算回路２―１３，２
―１４、乗算器２―１５，２―１６，２―１７，
２―１８、収束判定回路２―１９より構成されて
いる。
第２図において、遅延器２―１０，２―１１、
タツプ係数カウンタ２―６，２―２０、乗算器２
―１７，２―１８、及び加算器２―１４、はデイ
ジタルフイルタを構成し、タツプ係数カウンタ２
―６，２―２０の計数値はデイジタルフイルタの
タツプ係数に対応する。また、パターン検出器２
―５、加算回路２―１３、エラー極性検出器２―
４、遅延器２―１２、及び乗算器２―１５、２―
１６はデイジタルフイルタのタツプ係数制御回路
を構成する。
タツプ係数カウンタ２―６，２―２０、乗算器２
―１７，２―１８、及び加算器２―１４、はデイ
ジタルフイルタを構成し、タツプ係数カウンタ２
―６，２―２０の計数値はデイジタルフイルタの
タツプ係数に対応する。また、パターン検出器２
―５、加算回路２―１３、エラー極性検出器２―
４、遅延器２―１２、及び乗算器２―１５、２―
１６はデイジタルフイルタのタツプ係数制御回路
を構成する。
その動作を、４ビツトの孤立パターン（０，±
１，０，０）に歪波形成分が加わつた信号を、入
力信号の例として説明する。第３図ａは歪波形成
分を含む孤立パターン（０，１，０，０）の例を
示す。第３図ａにおいて、横軸３―１は、時間の
進みを示す。タテ軸３―２は、波形の振幅、３―
３は歪を含んだ入力波形、３―４は識別レベルを
示す。時間軸３―１上の―Ｔ，０，Ｔ，2T，3T
は識別回路２―３における識別タイミング時間で
ある。
１，０，０）に歪波形成分が加わつた信号を、入
力信号の例として説明する。第３図ａは歪波形成
分を含む孤立パターン（０，１，０，０）の例を
示す。第３図ａにおいて、横軸３―１は、時間の
進みを示す。タテ軸３―２は、波形の振幅、３―
３は歪を含んだ入力波形、３―４は識別レベルを
示す。時間軸３―１上の―Ｔ，０，Ｔ，2T，3T
は識別回路２―３における識別タイミング時間で
ある。
識別回路２―３は、タイミング時間において、
第３図ｂに示した様に（０，＋１，＋１，０）と判
定し、時間Ｔ毎に順番にシフトし、時間Ｔの遅延
器２―１０，２―１１とパターン検出器２―５に
出力する。パターン検出器２―５は、孤立パター
ン（本例では、０，±１，０，０）の検出と、そ
のAMI符号規則に違反する信号パターン（本例
では、０，＋１，＋１，０と、０，−１，−１，０
と、０，＋１，０，＋１と０，−１，−１，０）とを
検出する。なお、AMI符号規則に違反するパタ
ーンは、ブリツジドタツプでの反射に基づくもの
とみなしうるが、AMI符号規則に従うパターン
（０，＋１，−１，０や、０，＋１，０，−１のよう
な）は、タツプの反射と無関係な雑音に基づくも
のなので、検出せず、従つて後述の係数制御も行
わない。
第３図ｂに示した様に（０，＋１，＋１，０）と判
定し、時間Ｔ毎に順番にシフトし、時間Ｔの遅延
器２―１０，２―１１とパターン検出器２―５に
出力する。パターン検出器２―５は、孤立パター
ン（本例では、０，±１，０，０）の検出と、そ
のAMI符号規則に違反する信号パターン（本例
では、０，＋１，＋１，０と、０，−１，−１，０
と、０，＋１，０，＋１と０，−１，−１，０）とを
検出する。なお、AMI符号規則に違反するパタ
ーンは、ブリツジドタツプでの反射に基づくもの
とみなしうるが、AMI符号規則に従うパターン
（０，＋１，−１，０や、０，＋１，０，−１のよう
な）は、タツプの反射と無関係な雑音に基づくも
のなので、検出せず、従つて後述の係数制御も行
わない。
一方、加算器２―１３において、識別回路２―
３の入出力間の誤差信号を取り出し、その正負の
極性のみで代表させるために、エラー極性検出器
２―４において、タイミング時間における誤差信
号の極性を検出する。
３の入出力間の誤差信号を取り出し、その正負の
極性のみで代表させるために、エラー極性検出器
２―４において、タイミング時間における誤差信
号の極性を検出する。
第３図ｃは、エラー極性検出器２―４の出力で
ある。
ある。
乗算器２―１５，２―１６では、このエラー検
出器２―４の出力もしくは遅延回路２―１２を介
した出力と、パターン検出器２―５の出力との論
理積を取り、それをタツプ係数制御信号として、
タツプ係数カウンタ２―６，２―２０へ送る。
出器２―４の出力もしくは遅延回路２―１２を介
した出力と、パターン検出器２―５の出力との論
理積を取り、それをタツプ係数制御信号として、
タツプ係数カウンタ２―６，２―２０へ送る。
係数カウンタ２―６，２―２０は乗算器２―１
５，２―１６の出力に応じて、カウントアツプ又
はカウントダウンする。すなわち、識別回路２―
３の出力において、孤立パターン又はそのAMI
符号規則違反のパターンが検出されていることを
条件にして、誤差信号に応じて、アツプ又はダウ
ンする。
５，２―１６の出力に応じて、カウントアツプ又
はカウントダウンする。すなわち、識別回路２―
３の出力において、孤立パターン又はそのAMI
符号規則違反のパターンが検出されていることを
条件にして、誤差信号に応じて、アツプ又はダウ
ンする。
タツプ係数カウンタ２―６，２―２０（及び乗
算器２―１７，２―１８）は、デイジタルフイル
タのタツプ係数器に相当するので、その精度は、
Ｄ／Ａ変換器２―７の量子化ビツト数と同一に選
らばれる。
算器２―１７，２―１８）は、デイジタルフイル
タのタツプ係数器に相当するので、その精度は、
Ｄ／Ａ変換器２―７の量子化ビツト数と同一に選
らばれる。
また、識別回路２―３の出力はデイジタルフイ
ルタの入力として遅延回路２―１０へ与えられ、
時間Ｔの遅延器２―１０，２―１１の出力と、タ
ツプ係数カウンタ２―６，２―２０の出力との積
を加算器２―１４で加算することによつて、デイ
ジタルフイルタの出力を作成し、補正信号は、こ
の出力をＤ／Ａ変換器２―７にてアナログ信号へ
変換され、ローパスフイルタ２―８で帯域制限さ
れて得られる。帯域制限された補正信号は、加算
器２―９で歪を含んだ入力信号と加算される。
ルタの入力として遅延回路２―１０へ与えられ、
時間Ｔの遅延器２―１０，２―１１の出力と、タ
ツプ係数カウンタ２―６，２―２０の出力との積
を加算器２―１４で加算することによつて、デイ
ジタルフイルタの出力を作成し、補正信号は、こ
の出力をＤ／Ａ変換器２―７にてアナログ信号へ
変換され、ローパスフイルタ２―８で帯域制限さ
れて得られる。帯域制限された補正信号は、加算
器２―９で歪を含んだ入力信号と加算される。
以上説明した系のシユミレーシヨンにより得ら
れたタツプ係数の収束過程を第４図に示す。第４
図において、４―１は、１タツプ目のタツプ係
数、４―２は２タツプ目のタツプ係数である。横
軸４―３は、タツプ係数の更新回数、タテ軸４―
４は係数値、破線４―５は、等化器のタツプ係数
が収束状態に入る基点である。本例では、約35回
のタツプ係数更新によつて、収束状態に移行して
いる。等化器が収束状態に入ると各タツプ係数
は、一定値で増減を繰返す。
れたタツプ係数の収束過程を第４図に示す。第４
図において、４―１は、１タツプ目のタツプ係
数、４―２は２タツプ目のタツプ係数である。横
軸４―３は、タツプ係数の更新回数、タテ軸４―
４は係数値、破線４―５は、等化器のタツプ係数
が収束状態に入る基点である。本例では、約35回
のタツプ係数更新によつて、収束状態に移行して
いる。等化器が収束状態に入ると各タツプ係数
は、一定値で増減を繰返す。
すなわち、タツプ等化の初期においては、孤立
パターンのAMI符号規則違反の信号パターンが
検出されて、タツプ係数は単調変化するが、収束
状態に移行すると、入力信号の歪波形成分は、ほ
とんど補正され、パターン検出器２―５は、（０，
±１，０，０）なる孤立パターンを検出し、タツ
プ係数は増減を繰返す。
パターンのAMI符号規則違反の信号パターンが
検出されて、タツプ係数は単調変化するが、収束
状態に移行すると、入力信号の歪波形成分は、ほ
とんど補正され、パターン検出器２―５は、（０，
±１，０，０）なる孤立パターンを検出し、タツ
プ係数は増減を繰返す。
収束判定回路２―１９による収束判定は、識別
回路２―３の出力において、孤立パターン（０，
±１，０，０）が検出されていて、しかも、タツ
プ係数カウンタ２―６，２―２０の計数値の、一
定値を中心とした繰返し数が設定値に達したと
き、タツプ係数収束信号を発生させることにより
行い、この信号によりタツプ係数カウンタ２―
６，２―２０の更新動作を停止させる。
回路２―３の出力において、孤立パターン（０，
±１，０，０）が検出されていて、しかも、タツ
プ係数カウンタ２―６，２―２０の計数値の、一
定値を中心とした繰返し数が設定値に達したと
き、タツプ係数収束信号を発生させることにより
行い、この信号によりタツプ係数カウンタ２―
６，２―２０の更新動作を停止させる。
このように、孤立パターン（０，±１，０，０）
の検出を一つの条件として等化器の収束判定を行
うので、タツプ係数の発散状態における収束と雑
音時における収束とを避けることができる。
の検出を一つの条件として等化器の収束判定を行
うので、タツプ係数の発散状態における収束と雑
音時における収束とを避けることができる。
なお、以上記述においては、自動等化器の制御
動作が、系の動作の初期段階すなわち、トレーニ
ング段階にある場合について記述した。一方、ト
レーニング段階が終了し、系が情報通信期間に移
行した場合においても、さらに等化器の状態を変
更する必要が生ずる場合がある。これは、系が経
時的に特性変動する場合である。トレーニング状
態においては、等化動作は可及的速やかに行われ
る必要があるのに対して、情報通信期間時におい
ては、むしろ動作が緩和して行われることがもと
められている。
動作が、系の動作の初期段階すなわち、トレーニ
ング段階にある場合について記述した。一方、ト
レーニング段階が終了し、系が情報通信期間に移
行した場合においても、さらに等化器の状態を変
更する必要が生ずる場合がある。これは、系が経
時的に特性変動する場合である。トレーニング状
態においては、等化動作は可及的速やかに行われ
る必要があるのに対して、情報通信期間時におい
ては、むしろ動作が緩和して行われることがもと
められている。
トレーニング期間については、（０，±１，０，
０）なる孤立パターンを要素とする繰返しパター
ンを送信するので、一般には４ビツト毎に孤立パ
ターンが検出されることになるが、情報通信期間
においては、通信情報中に確率的に含まれている
その孤立パターンを利用して、タツプ係数カウン
タの動作停止を一時的に解除することによつて行
う。すなわち、信号中に確率的に含まれる孤立パ
ターンを検出し、かつ、その、回数が予め設定し
た回数に達した時のみ、前記タツプ係数の更新を
行うことにより達成できる。これは、タツプ係数
更新のガードタイムを設定することにより行う。
０）なる孤立パターンを要素とする繰返しパター
ンを送信するので、一般には４ビツト毎に孤立パ
ターンが検出されることになるが、情報通信期間
においては、通信情報中に確率的に含まれている
その孤立パターンを利用して、タツプ係数カウン
タの動作停止を一時的に解除することによつて行
う。すなわち、信号中に確率的に含まれる孤立パ
ターンを検出し、かつ、その、回数が予め設定し
た回数に達した時のみ、前記タツプ係数の更新を
行うことにより達成できる。これは、タツプ係数
更新のガードタイムを設定することにより行う。
（発明の効果）
以上説明したように、この発明では、タツプ係
数の収束信号と、パターン検出信号との論理積に
よつて、等化器の収束判定を行うため、雑音にも
強く、確実に等化器の収束判定を行うことができ
る。
数の収束信号と、パターン検出信号との論理積に
よつて、等化器の収束判定を行うため、雑音にも
強く、確実に等化器の収束判定を行うことができ
る。
以上の説明においては０，±１，０，０なる４
ビツトの孤立パターンを用いた場合について説明
したが、０，±１，０，０，０のような、他の長
ビツトの孤立パターンを用いてもよい。
ビツトの孤立パターンを用いた場合について説明
したが、０，±１，０，０，０のような、他の長
ビツトの孤立パターンを用いてもよい。
本発明は、デイジタル加入者線伝送において、
反射に基づくパルス伝送歪を等化する波形歪の自
動等化器の収束判定に非常に有効であり、又、孤
立パターンにより等化器を収束させる方式には、
広く利用することができるものである。
反射に基づくパルス伝送歪を等化する波形歪の自
動等化器の収束判定に非常に有効であり、又、孤
立パターンにより等化器を収束させる方式には、
広く利用することができるものである。
第１図は従来の判定帰還形自動等化器の一般例
を示すブロツク図、第２図は本発明の一実施例を
示すブロツク図、第３図は第２図に示した回路に
おける動作の説明図、第４図は第２図に示した回
路のシユミレーシヨンによつて得たタツプ係数の
収束過程を示す説明図である。 ２―１，２―２……入出力端子、２―３……識
別回路、２―４……エラー極性判定回路、２―５
……パターン検出器、２―６……タツプ係数更新
カウンタ、２―７……Ｄ／Ａ変換器、２―８……
ローパスフイルタ、３―１……時間軸、３―２…
…波形振幅、３―３……入力波形、３―４……識
別レベル、４―１，４―２……タツプ係数、４―
３……係数更新回数。
を示すブロツク図、第２図は本発明の一実施例を
示すブロツク図、第３図は第２図に示した回路に
おける動作の説明図、第４図は第２図に示した回
路のシユミレーシヨンによつて得たタツプ係数の
収束過程を示す説明図である。 ２―１，２―２……入出力端子、２―３……識
別回路、２―４……エラー極性判定回路、２―５
……パターン検出器、２―６……タツプ係数更新
カウンタ、２―７……Ｄ／Ａ変換器、２―８……
ローパスフイルタ、３―１……時間軸、３―２…
…波形振幅、３―３……入力波形、３―４……識
別レベル、４―１，４―２……タツプ係数、４―
３……係数更新回数。
Claims (1)
- 【特許請求の範囲】 １ 補正信号で補正された受信信号を入力とする
識別回路２―３と、 遅延器とタツプ係数カウンタとを含み、前記識
別回路の出力を入力とするデイジタルフイルタ２
―１０，２―１１，２―６，２―２０，２―１
７，２―１８，２―１４と、 そのデイジタルフイルタの出力に基づいて、前
記補正信号を発生する手段２―７，２―８と、 前記識別回路の出力においてあらかじめ定めら
れた孤立パターンおよびそのAMI符号規則違反
のパターンのいずれかを検出したことを条件とし
て、前記識別回路の入出力間の誤差信号に応じ
て、前記デイジタルフイルタの前記タツプ係数カ
ウンタの計数値をアツプ又はダウンする制御手段
２―１３，２―４，２―５，２―１５，２―１６
とを備え、 前記識別回路の出力において前記孤立パターン
が検出されていて、しかも、前記デイジタルフイ
ルタの前記タツプ係数カウンタの一定値を中心と
した増減の繰返し回数が設定値に達したときに、
等化器が収束したものと判定することを特徴とし
たブリツジドタツプ等化器の収束判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3374383A JPS59160335A (ja) | 1983-03-03 | 1983-03-03 | ブリツジドタツプ等化器の収束判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3374383A JPS59160335A (ja) | 1983-03-03 | 1983-03-03 | ブリツジドタツプ等化器の収束判定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59160335A JPS59160335A (ja) | 1984-09-11 |
| JPH0226892B2 true JPH0226892B2 (ja) | 1990-06-13 |
Family
ID=12394889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3374383A Granted JPS59160335A (ja) | 1983-03-03 | 1983-03-03 | ブリツジドタツプ等化器の収束判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59160335A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197927A (ja) * | 1982-05-14 | 1983-11-17 | Fujitsu Ltd | 自動等化終了判定方式 |
-
1983
- 1983-03-03 JP JP3374383A patent/JPS59160335A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59160335A (ja) | 1984-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8767813B1 (en) | Circuit and method for finding the sampling phase and canceling intersymbol interference in a decision feedback equalized receiver | |
| US5214670A (en) | Equalization system and method for equalizing a base-band telecommunication line | |
| US3775688A (en) | System for transmitting, receiving and decoding multilevel signals | |
| CA1119305A (en) | Error correction for signals employing the modified duobinary code | |
| US11765003B2 (en) | Method of adaptively training an equalizer system of PAM-N receiver using training data patterns | |
| US7522663B2 (en) | Burst error limiting feedback equalizer system and method for multidimensional modulation systems | |
| WO2024230399A1 (zh) | 信号处理方法、信号传输装置及互联接口 | |
| US6363111B1 (en) | Control loop for adaptive multilevel detection of a data signal | |
| US4590600A (en) | Dynamic digital equalizer | |
| EP0518782A2 (en) | Bit detecting method and apparatus | |
| US4584696A (en) | Transmission response measurement | |
| JPH01503345A (ja) | パルス信号の適応等化の方法および装置 | |
| JPS59160335A (ja) | ブリツジドタツプ等化器の収束判定方式 | |
| JPS6232731A (ja) | 信号エネルギ低下検出装置 | |
| JP2893683B2 (ja) | フィルタの設計方法 | |
| JPS63177363A (ja) | 波形等化回路 | |
| JP3083202B2 (ja) | 情報再生装置 | |
| JPH01194614A (ja) | 自動等化器 | |
| JP2978513B2 (ja) | 自動等化装置 | |
| JPH07169191A (ja) | 波形等化装置 | |
| JPH08181638A (ja) | 等化器及びその性能評価方法 | |
| JPH01158833A (ja) | ディジタル型自動等化器 | |
| JPS61196613A (ja) | 自動等化器制御方式 | |
| JPS6342969B2 (ja) | ||
| JPH022334B2 (ja) |