JPH0223629A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、誘電体分
離構造を用いる半導体装置の製造方法に関する。

〔従来の技術〕

従来、誘電体分離法を用いる半導体装置の半導体装置の
製造方法としては、多結晶シリコン層を支持基板とした
ものが知られており、その技術は例えばエヌイーシー・
リサーチアンドデベロプメント（ＮＥＣＲｅ５ｅｒｃｈ
　＆　　Ｄｅｖｅ！ｏｐｍｅｎｔ）第５７巻、１９８０
年、第３９頁に発表されている。

第３図（ａ）〜（ｄ）は従来の半導体装置の製遣方法の
一例を説明するための工程順に示した半導体チップの断
面図である。

まず、第３図（ａ）に示すように、ｎ型シリコン基板１
１に選択エツチングを行なって、素子分離用の講１０を
形成した後、表面を熱酸化することにより、酸化膜１２
ａを形成する。

次に、第３図（ｂ）に示すように、溝１０ａが形成され
た二酸化シリコン膜１２ａの表面に多結晶シリコン層１
３を数百μｍの厚さに堆積して渭１０ａを埋める。

次に、第３図（Ｃ）に示すように、その多結晶シリコン
層１３を支持基板として、半導体基板１１の裏面を研摩
除去して、単結晶のシリコンアイランドの素子形成領域
１１ａを形成する。

次に、第３図（ｄ）に示すように、素子形成領域１１ａ
にアノードＡ、ゲートＧ及びカソードＣを有するサイリ
スタ８ａを形成することにより、半導体装置が完成する
。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法では、支持基板と
して用いる多結晶シリコン層を数百μｍ堆積するのに多
くの時間と費用がかかること、また多結晶シリコン層が
均一に厚さになっていないこと、更に、多結晶シリコン
層の成長の工程で成長面の反対面にも多結晶シリコン層
が成長する等の理由で、単結晶シリコンからなる半導体
基板を均一の厚さに研摩することができないこと等多く
の問題があった。

本発明の目的は、製造時間が短縮されかつ半導体基板が
均一の厚さに研摩できる半導体装置の製造方法を提供す
ることにある。

〔課題を解決するための手段〕

本発明の第１の半導体装置の製造方法は、（Ａ）　　半
導体基板の一主面に素子形成領域を囲んで表面からフィ
ールド絶縁膜領域を形成する工程、 （Ｂ）　　前記半導体基板の表面及び前記フィールド絶
縁膜領域の表面に絶縁膜を形成する工程、 （Ｃ）　　前記絶縁膜の表面に半導体支持基板を密着し
、熱処理して張合せ基板を形成する工程、 （Ｄ）　　前記半導体基板の他の主面を研摩して前記フ
ィールド絶縁膜領域を露出し島状の素子形成領域を形成
する工程、 を含んで構成されている。

本発明の第２の半導体装置の製造方法は、前記（Ｂ）項
に代えて、前記半導体基板の表面及び前記フィールド絶
縁膜領域の表面に絶縁膜と多結晶シリコン層の積層を形
成する工程を含んで構成されている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず、第１図（ａ）に示すように、ｎ型シリコン基板１
の表面下に素子形成領域を囲む局所的な熱酸化法、また
はシリコン基板を局所的にエツチングした後ＣＶＤ法に
よって環状のフィールド絶縁膜となる二酸化シリコン膜
領域２を形成する。

次に、第１図（ｂ）に示すように窒化シリコン二酸化シ
リコン積層膜３をｎ型シリコン基板１の表面に形成し、
表面を研摩により平坦にする。

次に、表面を親水性処理を施した不純物の型を特定しな
いシリコン支持基板４を用意し、ｎ型シリコン基板１に
密着させ、シラノール接合を行なう。

親水性化処理は、ウェーハ表面に酸化膜を設ける処理で
あり、方法としてはシリコン基板４の表面を熱酸化する
とか、過酸化水中に浸すことによってなされる。

シラノール接合は、ウェーハ面同志を密着させ、例えば
１０００°Ｃ熱処理を行なうことにより、ウェーハ表面
の水酸基同志が熱処理によってＨ２Ｏとなり、脱水縮合
を起す結果、ウェーハの接合が行なわれるということを
いう。

この方法は、例えばアイ・イー・イー・イー。

インターナショナル、エレクトロン、デバイスミ−テン
グ（ＩＥＥＥ、Ｉｎｔｅｒｎａｓｉｏｎａｌ　Ｅｌｅｃ
ｔｒｏｎ　ＤｅｖｉｃｅＭｅｅｔｉｎｇ）のテクニカル
ダイジェスト（ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ）　、
１９８５年、第６８４〜６８７頁に報告されている。

次に、第１図（ｄ）に示すように、ｎ型シリコン基板１
の裏面を研摩し二酸化シリコン膜領域２を露出させ二酸
化シリコン膜領域２に囲まれた素子形成領域１ａを形成
する。

この研摩法は化学液にアミン水溶液を用いることにより
二酸化シリコン膜領域２をまったく加工しないため、二
酸化シリコン膜領域２の表面で容易に研摩加工を止める
ことができる。

次に、第１図（ｅ）に示すように、ｎ型シリコン基板１
の研摩面に不純物を導入して所望の深さの２層５，６を
形成し、さらに２層６にＮ＋層７を形成する。

次いで、２層６上にゲート電極Ｇ、Ｐ層５にアノード電
極Ａを、さらにＮ＋層層上上カソード電極Ｃをそれぞれ
形成することにより、誘電体分離の半導体装置を完成さ
せる。

第２図（ａ）〜（ｅ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず、第２図（ａ）に示すように、第１の実施例と同一
の工程で、ｎ型シリコン基板１の表面下に局部的に二酸
化シリコン膜領域２を形成する。

次に、第２図（ｂ）に示すようにｎ型シリコン基板１の
表面に二酸化シリコン膜３ａを形成し、さらにその表面
にＣＶＤ法により多結晶シリコン層９を形成する。

次に、第２図（ｃ）に示すように、表面が親水性なシリ
コン支持基板４を多結晶シリコン層５と密着させ、シラ
ノール接合を行なう。

以下、第２図（ｄ）及び（ｅ）示すように、前述の第１
の実施例の（ｄ）及び（ｅ）と同一工程で素子形成領域
１ａにサイリスタ８を形成する。

本実施例では多結晶シリコン層５は研摩により高平坦面
が得られ易く、支持基板４との接合を容易にできる効果
がある。

このように、第１及び第２の実施例においてはシリコン
支持基板４を用いることにより、従来のように多結晶シ
リコン層を堆積する必要はなくなると共に、ｎ型シリコ
ン基板１の裏面をより均一に研摩することが可能となる
。

なお、上述の第１及び第２の実施例においては、素子形
成領域１ａにサイタリスタを製造する場合について述べ
たが、形成半導体素子はそれまでにとどまらず、本発明
はＬＯＣＯ８分離を施したＭＯＳＦＥＴあるいはバイポ
ーラトランジスタの集積回路の製造にも同様に適用する
ことができる。

〔発明の効果〕 以上説明したように、本発明は誘電体で分離されたシリ
コン基板と支持基板とを張合わせることにより容易に形
成することができ、従来のように多結晶シリコン層を堆
積する必要がなくなるため、製造時間が短縮されると共
に、誘電体分離されたシリコン領域の厚さを均一に形成
でき、かつ、その厚さもフィールド絶縁膜領域の二酸化
シリコン膜領域の厚さにより、容易にコントロールでき
るという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｅ）は本発明の第２のの実施例を説明するた
めの工程順、に示した半導体チップの断面図、第３図（
ａ）〜（ｄ）は従来の半導体装置の製造方法の一例を説
明するための工程順に示した半導体チップの断面図であ
る。 １・・・ｎ型シリコン奉板、１ａ・・・素子形成領域、
２・・・二酸化シリコン膜領域、３・・・窒化シリコン
膜と二酸化シリコン膜の積層、４・・・シリコン支持基
板、５・・・Ｐ層、７・・・ｎ＋層、８・・・サイリス
タ、９・・・多結晶シリコン層。

Claims (1)

1. 【特許請求の範囲】 １、 （Ａ）半導体基板の一主面に素子形成領域を囲んで表面
   からフィールド絶縁膜領域を 形成する工程、 （Ｂ）前記半導体基板の表面及び前記フィールド絶縁膜
   領域の表面に絶縁膜を形成す る工程、 （Ｃ）前記絶縁膜の表面に半導体支持基板を密着し、熱
   処理して張合せ基板を形成す る工程、 （Ｄ）前記半導体基板の他の主面を研摩して前記フィー
   ルド絶縁膜領域を露出し島状 の素子形成領域を形成する工程、 を含むことを特徴とする半導体装置の製造方法。 ２、請求項１記載の（Ｂ）項に代えて前記半導体基板の
   表面及び前記フィールド絶縁膜領域の表面に絶縁膜と多
   結晶シリコン層の積層を形成する工程を含むことを特徴
   とする半導体装置の製造方法。