JPH02236684A - 画像データ処理装置及び方法 - Google Patents
画像データ処理装置及び方法Info
- Publication number
- JPH02236684A JPH02236684A JP5636989A JP5636989A JPH02236684A JP H02236684 A JPH02236684 A JP H02236684A JP 5636989 A JP5636989 A JP 5636989A JP 5636989 A JP5636989 A JP 5636989A JP H02236684 A JPH02236684 A JP H02236684A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer destination
- transfer
- logical operation
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
図形データを作製しＣＲＴに表示させる画像処理装置に
おける画像データ処理装置及び方法に関し、 複雑な任意の領域の転送を可能にすると共に複雑な演算
を高速に実行させることを目的とし、被論理演算対象デ
ータが格納されている転送先であるメモリよりデータを
取り込み、このデータと論理演算対象データが格納され
ている転送元であるメモリより取り込まれたデータとの
論理演算を行い、再び転送先に書き込みを行う画像デー
タ処理装置において、任意のパターンを設定可能な記憶
手段（パターンデータレジスタ）を設け、転送元データ
、転送先データ、及びパターンレジスタ内のデータの３
項論理演算を論理演算コードに従って行うように構成し
、また、被論理演算対象データが格納されている転送先
であるメモリよりデータを取り込み、このデータと論理
演算対象データが格納されている転送元であるメモリよ
り取り込まれたデータとの論理演算を行い、再び転送先
に書き込みを行う画像データ処理装置において、転送先
の任意の領域を転送する際に、この領域を表すパターン
データ（Ｐ）を準備し、転送元データ、転送先データ、
及びパターンデータの３項論理演算を論理演算コードに
応じて行うように構成する． 〔発明の利用分野〕 本発明は図形データを作成しＣＲＴに表示させる画像処
理装置における画像データ処理装置及び方法に関する． 〔従来の技術〕 図形データを作成してＣＲＴに表示する画像処理装置に
おいて、図形内のある領域を転送する際、通常、転送元
データと転送先データとの論理演算（２項論理演算）を
行い、これを再び転送先データとする．転送領域が矩形
でかつ２項の論理演算を行う単純な転送の場合は、この
演算は、１回の論理演算処理、すなわち、２回の転送先
のメモリアクセス＋αで実現できる。
おける画像データ処理装置及び方法に関し、 複雑な任意の領域の転送を可能にすると共に複雑な演算
を高速に実行させることを目的とし、被論理演算対象デ
ータが格納されている転送先であるメモリよりデータを
取り込み、このデータと論理演算対象データが格納され
ている転送元であるメモリより取り込まれたデータとの
論理演算を行い、再び転送先に書き込みを行う画像デー
タ処理装置において、任意のパターンを設定可能な記憶
手段（パターンデータレジスタ）を設け、転送元データ
、転送先データ、及びパターンレジスタ内のデータの３
項論理演算を論理演算コードに従って行うように構成し
、また、被論理演算対象データが格納されている転送先
であるメモリよりデータを取り込み、このデータと論理
演算対象データが格納されている転送元であるメモリよ
り取り込まれたデータとの論理演算を行い、再び転送先
に書き込みを行う画像データ処理装置において、転送先
の任意の領域を転送する際に、この領域を表すパターン
データ（Ｐ）を準備し、転送元データ、転送先データ、
及びパターンデータの３項論理演算を論理演算コードに
応じて行うように構成する． 〔発明の利用分野〕 本発明は図形データを作成しＣＲＴに表示させる画像処
理装置における画像データ処理装置及び方法に関する． 〔従来の技術〕 図形データを作成してＣＲＴに表示する画像処理装置に
おいて、図形内のある領域を転送する際、通常、転送元
データと転送先データとの論理演算（２項論理演算）を
行い、これを再び転送先データとする．転送領域が矩形
でかつ２項の論理演算を行う単純な転送の場合は、この
演算は、１回の論理演算処理、すなわち、２回の転送先
のメモリアクセス＋αで実現できる。
西像処理で取り扱う図形データは年々複雑になってきて
いる．たとえば、任意の形状の領域の転送を行う場合が
ある．この場合、従来の画像処理装置は２項論理演算の
機能しか備えていない．そのため、任意領域の転送を行
う場合、領域を単純な形状をしたいくつかの部分に分割
し、それらをひとつずつ転送しなければならなかった．
また、単純な形状の転送を行う場合でも、Ａ，Ｂ，Ｃの
３項の論理演算を行う場合は、たとえば、転送先がＡで
あったとすると、Ａｎ （ＢｕＣ）のような論理演算を
行って、その結果を書き込むような処理を行う場合、ま
ずＡｎＢを求め、次にＡ口Ｃを求め、その次に両者の結
果をオア演算しなければならない．したがって、３回の
論理演算を実行しなければならない．１回の論理演算を
実行するためには、一度転送先のデータを読み出し、論
理演算を行い、転送先に戻さなければならないため、ｌ
メモリサイクルが２００ｎｓだとすると、１回の論理演
算を行う時間は２００Ｘ２＋αｎｓかかり、それを、３
回行わなければならないため、（２００ Ｘ２＋α）Ｘ
３ｎｓ時間を必要とすることになる．いずれにしても、
処理が非常に複雑になり、時間がかかるため、近年の画
像処理技術の高速化に対応するのは困難であるという課
題があった．したがって、本発明の目的は、複雑な任意
の領域の転送を可能にすると共に複雑な演算を高速に行
える画像データ処理装置及び方法を提供することにある
． 〔課題を解決するための手段〕 上述の課題を解決するための手段は、３項論理演算手段
を具現すると共に、図形内の任意領域の転送を実行する
際、論理演算コードにしたがって転送元データ、転送先
データ、パターンデータの３項論理演算を高速に行うこ
とである。
いる．たとえば、任意の形状の領域の転送を行う場合が
ある．この場合、従来の画像処理装置は２項論理演算の
機能しか備えていない．そのため、任意領域の転送を行
う場合、領域を単純な形状をしたいくつかの部分に分割
し、それらをひとつずつ転送しなければならなかった．
また、単純な形状の転送を行う場合でも、Ａ，Ｂ，Ｃの
３項の論理演算を行う場合は、たとえば、転送先がＡで
あったとすると、Ａｎ （ＢｕＣ）のような論理演算を
行って、その結果を書き込むような処理を行う場合、ま
ずＡｎＢを求め、次にＡ口Ｃを求め、その次に両者の結
果をオア演算しなければならない．したがって、３回の
論理演算を実行しなければならない．１回の論理演算を
実行するためには、一度転送先のデータを読み出し、論
理演算を行い、転送先に戻さなければならないため、ｌ
メモリサイクルが２００ｎｓだとすると、１回の論理演
算を行う時間は２００Ｘ２＋αｎｓかかり、それを、３
回行わなければならないため、（２００ Ｘ２＋α）Ｘ
３ｎｓ時間を必要とすることになる．いずれにしても、
処理が非常に複雑になり、時間がかかるため、近年の画
像処理技術の高速化に対応するのは困難であるという課
題があった．したがって、本発明の目的は、複雑な任意
の領域の転送を可能にすると共に複雑な演算を高速に行
える画像データ処理装置及び方法を提供することにある
． 〔課題を解決するための手段〕 上述の課題を解決するための手段は、３項論理演算手段
を具現すると共に、図形内の任意領域の転送を実行する
際、論理演算コードにしたがって転送元データ、転送先
データ、パターンデータの３項論理演算を高速に行うこ
とである。
上述の手段によれば、３項論理演算が可能となり、３項
論理演算が論理演算コードに従って行われ、任意の領域
転送を高速に行うことが可能となる． 〔実施例〕 第１図は本発明に係る画像データ処理弁怯誉吏廿季４装
置を示すブロック回路図である．第１図において、１は
転送元データＳを格納しているメインメモリ、２は、画
像処理プロセッサ３が処理を行うためのコマンド及びパ
ラメータを保持しておくコマンド／パラメータメモリで
ある。画像処理プロセッサ３はこのメモリ２から描画コ
マンド（線描画、クリッピング等）や、パラメータ（線
描画の始点、終点等）を取り込む。４はパターン（マス
クパターン）を保持しておくパターンメモリであるが、
このメモリ４は画像処理プロセッサ３の内部に設置して
も差し支えない．５はＣＲＴ ６に表示する図形等の情
報を保持しておくためのグラフィックメモリであって、
画像処理プロセッサ３によりアクセスされる． メインメモリ１、コマンド／パラメータメモリ２、及び
画像処理プロセッサ３はホストアドレスバスＡＢＩ及び
ホストデータバスＤＢＩによって共通接続され、また、
画像処理プロセッサ３、バターンメモリ４、及びグラフ
ィックメモリ５はグラフィックアドレスバスＡＢ２及び
グラフィックデータバスＤＢ２によって共通接続されて
いる．第２図は第１図の画像処理プロセッサの詳細を示
すブロック回路図である。第２図において、３１は画像
処理プロセッサ３外部のホストアドレス及びデータを内
部アドレス及びデータパスに出力するインタフェース回
路、３２は描画コマンド（線描画、クリッピング等）を
実行するための描画ユニットであり、３項論理演算回路
を含んでいる．また、３３はグラフィックメモリ５と胤
像処理プロセッサ３とのインタフェース回路である．第
３図は第２図の描画ユニット３２０３項論理演算回路部
分の詳細なブロック回路図である．３項論理演算の機能
をランダムロジックで設計すると、回路は複雑になり集
積度が低下するため、遅延時間が大きくなり製造コスト
も高くなる．このため、第３図においては論理演算にＰ
ＬＡ（プログラマブルロジックアレイ）を用いることに
より、集積度を高くしている．すなわち、３２１は論理
演算用ＰＬＡである．また、転送元データレジスタ３２
２、転送先データレジスタ３２３、パターンデータレジ
スタ３２４は、それぞれ、転送元データＳ，転送先デー
タＤ、パターンデータＰを一時保持しておくためのレジ
スタであり、演算結果レジスタ３２５はＰＬＡ３２１の
演算結果を一時保持しておくためのレジスタである。
論理演算が論理演算コードに従って行われ、任意の領域
転送を高速に行うことが可能となる． 〔実施例〕 第１図は本発明に係る画像データ処理弁怯誉吏廿季４装
置を示すブロック回路図である．第１図において、１は
転送元データＳを格納しているメインメモリ、２は、画
像処理プロセッサ３が処理を行うためのコマンド及びパ
ラメータを保持しておくコマンド／パラメータメモリで
ある。画像処理プロセッサ３はこのメモリ２から描画コ
マンド（線描画、クリッピング等）や、パラメータ（線
描画の始点、終点等）を取り込む。４はパターン（マス
クパターン）を保持しておくパターンメモリであるが、
このメモリ４は画像処理プロセッサ３の内部に設置して
も差し支えない．５はＣＲＴ ６に表示する図形等の情
報を保持しておくためのグラフィックメモリであって、
画像処理プロセッサ３によりアクセスされる． メインメモリ１、コマンド／パラメータメモリ２、及び
画像処理プロセッサ３はホストアドレスバスＡＢＩ及び
ホストデータバスＤＢＩによって共通接続され、また、
画像処理プロセッサ３、バターンメモリ４、及びグラフ
ィックメモリ５はグラフィックアドレスバスＡＢ２及び
グラフィックデータバスＤＢ２によって共通接続されて
いる．第２図は第１図の画像処理プロセッサの詳細を示
すブロック回路図である。第２図において、３１は画像
処理プロセッサ３外部のホストアドレス及びデータを内
部アドレス及びデータパスに出力するインタフェース回
路、３２は描画コマンド（線描画、クリッピング等）を
実行するための描画ユニットであり、３項論理演算回路
を含んでいる．また、３３はグラフィックメモリ５と胤
像処理プロセッサ３とのインタフェース回路である．第
３図は第２図の描画ユニット３２０３項論理演算回路部
分の詳細なブロック回路図である．３項論理演算の機能
をランダムロジックで設計すると、回路は複雑になり集
積度が低下するため、遅延時間が大きくなり製造コスト
も高くなる．このため、第３図においては論理演算にＰ
ＬＡ（プログラマブルロジックアレイ）を用いることに
より、集積度を高くしている．すなわち、３２１は論理
演算用ＰＬＡである．また、転送元データレジスタ３２
２、転送先データレジスタ３２３、パターンデータレジ
スタ３２４は、それぞれ、転送元データＳ，転送先デー
タＤ、パターンデータＰを一時保持しておくためのレジ
スタであり、演算結果レジスタ３２５はＰＬＡ３２１の
演算結果を一時保持しておくためのレジスタである。
ＰＬＡ３２１は、第４図に示すように、３ビットのデー
タＰ，Ｓ，Ｄに対して８通り（＝２’）の演算を行うも
のであり、この演算は８個の論理演算コードＣ．〜Ｃ，
によって選択される．すなわち、ＰＬＡ３２１の論理式
は、 出力Ｏ＝ （Ｃ０ ・下・丁・−ＩＩ）−）＋（Ｃ１
・丁・丁・Ｄ） ＋ （Ｃｔ −丁・Ｓ−″′ｒｆ） ＋（Ｃ，・丁・Ｓ−Ｄ） ＋（Ｃ４ ・Ｐ・−Ｓ一・−Ｉｆｆ） ＋（Ｃ，・Ｐ・一Ｓ一・Ｄ） ＋（Ｃｎ・Ｐ−Ｓ−Ｕ） ＋（Ｃｎ ・Ｐ − Ｓ − Ｄ） ただし、Ｐは外部パターンデータ、Ｓは転送元データ、
Ｄは転送先データ、Ｃ．は論理演算コードによって表わ
される．たとえば、ある領域内で’Ｓ−１” ．”Ｄ−
０″という条件が成立した時のみ転送を行う場合を考え
る．領域内を表わす部分のみ“０”になるようにＰを設
定しておき、論理演算コードを“Ｃ２＝１″とすること
によりこの演算を実現できる． 〔発明の効果〕 以上説明したように本発明によれば、領域転送域の転送
を容易に且つ高速に実行することが可能となる．
タＰ，Ｓ，Ｄに対して８通り（＝２’）の演算を行うも
のであり、この演算は８個の論理演算コードＣ．〜Ｃ，
によって選択される．すなわち、ＰＬＡ３２１の論理式
は、 出力Ｏ＝ （Ｃ０ ・下・丁・−ＩＩ）−）＋（Ｃ１
・丁・丁・Ｄ） ＋ （Ｃｔ −丁・Ｓ−″′ｒｆ） ＋（Ｃ，・丁・Ｓ−Ｄ） ＋（Ｃ４ ・Ｐ・−Ｓ一・−Ｉｆｆ） ＋（Ｃ，・Ｐ・一Ｓ一・Ｄ） ＋（Ｃｎ・Ｐ−Ｓ−Ｕ） ＋（Ｃｎ ・Ｐ − Ｓ − Ｄ） ただし、Ｐは外部パターンデータ、Ｓは転送元データ、
Ｄは転送先データ、Ｃ．は論理演算コードによって表わ
される．たとえば、ある領域内で’Ｓ−１” ．”Ｄ−
０″という条件が成立した時のみ転送を行う場合を考え
る．領域内を表わす部分のみ“０”になるようにＰを設
定しておき、論理演算コードを“Ｃ２＝１″とすること
によりこの演算を実現できる． 〔発明の効果〕 以上説明したように本発明によれば、領域転送域の転送
を容易に且つ高速に実行することが可能となる．
第１図は本発明に係る画像データ処理赤歩←治士手ｉ装
置を示すブロック回路図、 第２図は、第１図の画像処理プロセッサの詳細を示すブ
ロック回路図、 第３図は第２図の描画ユニットの詳細を示すブロック回
路図、 第４図は第３図のＰＬＡの論理回路図である．ｌ ：画
像処理プロセッサ、 ３２１：論理演算ＰＬＡ，
置を示すブロック回路図、 第２図は、第１図の画像処理プロセッサの詳細を示すブ
ロック回路図、 第３図は第２図の描画ユニットの詳細を示すブロック回
路図、 第４図は第３図のＰＬＡの論理回路図である．ｌ ：画
像処理プロセッサ、 ３２１：論理演算ＰＬＡ，
Claims (1)
- 【特許請求の範囲】 １、被論理演算対象データが格納されている転送先であ
るメモリ（５）よりデータを取り込み、該データと論理
演算対象データが格納されている転送元であるメモリ（
１）より取り込まれたデータとの論理演算を行い、再び
該転送先に書き込みを行う画像データ処理装置において
、 前記転送元からのデータを格納する転送元データレジス
タ（３２２）と、 前記転送先からのデータを格納する転送先データレジス
タ（３２３）と、 任意のパターンを設定可能なパターンレジスタ（３２４
）と、 前記転送元データレジスタ、前記転送先データレジスタ
、及び前記パターンレジスタ内のデータの３項論理演算
を論理演算コード（Ｃ＿ｎ）に応じて行う３項論理演算
手段（３２１）と を具備することを特徴とする画像データ処理装置。 ２、被論理演算対象データが格納されている転送先であ
るメモリ（５）より転送先データを取り込み、該データ
と論理演算対象データが格納されている転送元であるメ
モリ（１）より取り込まれた転送元データとの論理演算
を行い、再び該転送先に書き込みを行う画像データ処理
装置において、前記転送先データの任意の領域を転送す
る際に、該領域を表わすパターンデータ（Ｐ）を準備し
、前記転送元データ、前記転送先データ、及び前記パタ
ーンデータの３項論理演算を論理演算コード（Ｃ＿ｎ）
に応じて行う ことを特徴とする画像データ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5636989A JPH02236684A (ja) | 1989-03-10 | 1989-03-10 | 画像データ処理装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5636989A JPH02236684A (ja) | 1989-03-10 | 1989-03-10 | 画像データ処理装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236684A true JPH02236684A (ja) | 1990-09-19 |
Family
ID=13025342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5636989A Pending JPH02236684A (ja) | 1989-03-10 | 1989-03-10 | 画像データ処理装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236684A (ja) |
-
1989
- 1989-03-10 JP JP5636989A patent/JPH02236684A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0218523B1 (en) | programmable access memory | |
| JP2776132B2 (ja) | オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム | |
| JPH0760423B2 (ja) | データ転送方式 | |
| JPH0414385B2 (ja) | ||
| JPH0436416B2 (ja) | ||
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JPH0395916A (ja) | 露光データ転送方法および転送装置 | |
| CN113807507A (zh) | 数据处理方法及装置以及相关产品 | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JPH0193868A (ja) | データ処理装置 | |
| JPH04111000A (ja) | ディスプレイコントローラ | |
| JP2000137674A (ja) | バースト転送メモリマップトレジスタ | |
| JPH0112309Y2 (ja) | ||
| JPH02128286A (ja) | 標準パタン読出し回路 | |
| JP2839597B2 (ja) | 荷電ビーム描画用データの作成装置 | |
| JPS5888889A (ja) | 電子計算機 | |
| JP2692865B2 (ja) | シーケンサの微分命令の処理方式 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPH01130237A (ja) | 情報処理装置 | |
| JPS60112140A (ja) | スタックのアクセス方式 | |
| JPH09128233A (ja) | 中央処理装置 | |
| JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
| JPH04162159A (ja) | ライトバッファ | |
| JPS62133559A (ja) | メモリインタ−フエ−ス回路 | |
| JPS6010483A (ja) | スタツクメモリ制御方式 |