JPH02240912A - ノッチを有するウエハ - Google Patents

ノッチを有するウエハ

Info

Publication number
JPH02240912A
JPH02240912A JP1060812A JP6081289A JPH02240912A JP H02240912 A JPH02240912 A JP H02240912A JP 1060812 A JP1060812 A JP 1060812A JP 6081289 A JP6081289 A JP 6081289A JP H02240912 A JPH02240912 A JP H02240912A
Authority
JP
Japan
Prior art keywords
notch
wafer
center
shape
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1060812A
Other languages
English (en)
Inventor
Matsuo Takaoka
高岡 松雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1060812A priority Critical patent/JPH02240912A/ja
Publication of JPH02240912A publication Critical patent/JPH02240912A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/201Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体ウェハ等のノツチを有するウェハに関し、ウェハ
の表裏を節単に確認すると共に、粗アライメント誤差を
小さ(することを目的とし、周辺部にノツチが形成され
たノツチを有するウェハであって、前記ノツチを、中心
方向への位置変化に伴って非連続的に変化する形状とし
、且つ、該ノツチの形状を中心線に対して左右非対称と
するように構成する。
〔産業上の利用分野〕
本発明はノツチを有するウェハに関し、特に、半導体ウ
ェハ等の周辺部にノツチが形成されたノツチを有するウ
ェハに関する。
〔従来の技術〕
従来、半導体ウェハ等のノツチを有するウェハは、表裏
の区別および粗アライメントを行うために、互いに90
°異なる周辺部位にオリエンテーション・フラットが設
けられている。しかし、例えば、半導体ウェハにおいて
、互いに90″異なる周辺部位にオリエンテーション・
フラットを設けると、該ウェハの対称性が損なわれて、
ウェハの中心と実際の重心とが異なり、例えば、スピン
コータを使用して該半導体ウェハ上にレジスト剤を塗布
する場合、偏心によりレジスト剤を均一に塗布できない
ことがあった。
このような、課題を解決するために、近年、半導体ウェ
ハの周辺部にノツチを形成したものが提案されている。
この半導体ウェハの周辺部に形成されるノツチは、形状
が小さいためにウェハの中心と実際の重心とのずれが殆
ど無く、スピンコータによるレジスト剤の塗布も均一に
行うことができる。さらに、ノツチは、オリエンテーシ
ョン・フラットよりも逼かに小さいので、特に、大口径
の半導体ウェハ等を使用する場合に、半導体ウェハを有
効に使用して多数の半導体チップを作成することができ
るものである。
第5図は従来のノツチを有するウェハを示す図である。
同図(a)に示されるノツチを有するウェハは、ウェハ
101の周辺部に設けたノツチ102の形状を、該ノツ
チ102の端が半導体ウェハ101の円周となる個所1
21および122において互いに異なる半径で面取りさ
れたものであり、ノツチを有するウェハの表裏の確認を
行えるようにされたものである。また、同図(b)に示
されるノツチを有するウェハは、ウェハ201の周辺部
に設けたノツチ202の形状を、該ノツチ202の端が
半導体ウェハ101の円周となる個所221および22
2におい−て互いに異なる角度で刻み目が入れられるよ
うになされ、上記した半導体ウェハ101と同様に、半
導体ウェハの表裏の確認を行えるようにされたものであ
る。
〔発明が解決しようとする課題〕
上述したように、従来、半導体ウェハに非対称形状のノ
ツチを設け、該ノツチを有するウェハの表裏を確認でき
るようにしたものが提案されている。
ところで、このようなノツチは、オリエンテーション・
フラットと同様に、半導体ウェハの粗アライメントを行
うためにも使用される。
しかし、従来のノツチを有するウェハは、ノツチの形状
が連続的に変化するようになされているため、例えば、
半導体ウェハ(ノツチを有するウェハ)の粗アライメン
トを行う場合、アライメント誤差が大きくなっていた。
すなわち、例えば、フォトセンサを使用して半導体ウェ
ハの粗アライメントを行う場合、第5図(a)および(
b)に示した従来のノツチを有するウェハは、ノツチ1
02および202の形状が、ウェハの中心および周辺方
向に対して連続的に変化するようになされているため、
微小な粗アライメントのずれを検出することが難しく、
アライメント誤差を小さくすることが困難であった。さ
らに、従来のノツチを有するウェハにおけるノツチの形
状は、中心線に対する非対称性も連続的な変化により現
されるため、目視により明確に表裏を判別するのは困難
なこともあった。
本発明は、上述した従来のノツチを有するウェハが有す
る課題に鑑み、ウエノ1.の表裏を簡単に確認すると共
に、粗アライメント誤差を小さくすることを目的とする
〔課題を解決するための手段〕
第1図は本発明に係るノツチを有するウェハの原理を示
す図である。
本発明によれば、周辺部にノツチ2が形成されたノツチ
を有するウェハ1であって、前記ノツチ2を、中心方向
への位置変化に伴って非連続的に変化する形状とし、且
つ、該ノツチ2の形状を中心線1aに対して左右非対称
としたことを特徴とするノツチを有するウェハが提供さ
れる。
〔作 用〕
本発明のノツチを有するウェハによれば、ウェハlの周
辺部に形成されたノツチ2は、中心方向への位置変化に
伴って非連続的に変化する形状とされているので、例え
ば、フォトセンサを使用してウェハlの粗アライメント
を行う場合、ノツチ2による検出光も非連続的なものと
なり、微小な粗アライメントのずれでも検出可能となり
、アライメント誤差を小さくすることができる。さらに
、本発明のノツチを有するウェハにおけるノツチの形状
は、中心線1aに対する非対称性も非連続的な変化によ
り現出されるため、目視で簡単に表裏を確認することも
できる。
〔実施例〕
以下、図面を参照して本発明に係るノツチを有するウェ
ハの実施例を説明する。
第2図は本発明のノツチを有するウェハの一実施例を示
す要部拡大図である。同図に示されるように、本実施例
のノツチを有するウェハ(半導体ウェハ)1は、円形状
の半導体ウェハ1の周辺部に形成されたノツチ2を中心
方向への位置変化に伴って非連続的に変化する階段形状
で、且つ、中心線1aに対して左右非対称として形成さ
れている。
具体的に、ノツチ2は、半導体ウェハ1の中心を原点0
(0,0)として、6つの点A(rs、θ0)、 B(
ratθo)+ c(r++θ+)、D(rg+θ+)
、 E(rzt02)。
F(ri+02)により規定される形状とされている。
第3図は第2図のノツチを有するウェハの機能を説明す
るための図であり、第4図は本発明のノツチを有するウ
ェハの粗アライメントを行う様子を示す図である。
ところで、発光ダイオードおよびフォトダイオード等の
フォトセンサにより半導体ウェハ1の粗アライメントを
行う場合、−aに、該半導体ウェハlに設けられたノツ
チ2における光反射の有無が利用される。
第4図に示されるように、半導体ウェハ1は、X−Yス
テージ制御装置49により位置制御されるX−Yステー
ジ50上に載置されている。X−Yステージ50とウェ
ハlとの間には、反射板51が配置されていて、発光ダ
イオード41からハーフミラ−42およびレンズ43を
介してノツチ2の部位に集光された光を反射するように
なされている。すなわち、ノツチ2の部位において、半
導体ウェハが存在しない個所では、発光ダイオード41
からの光が反射板51で反射され、該反射光はレンズ4
3およびハーフミラ−42シてフォトダイオード44に
到達するようになされている。
フォトダイオード44で反射光が検出されると、該フォ
トダイオード44の出力は増幅器45で増幅され、A/
D変換器46に供給される。さらに、A/D変換器46
でディジタル変換された信号はマイクロコンピュータ4
7に供給され、該マイクロコンピュータ47で所定の演
算処理が行われて、回転軸制御装置48およびX−Yス
テージ制御装置49に制御信号がそれぞれ供給されるよ
うになされている。この制御信号に応じて、回転軸制御
袋y148により半導体ウェハ1が所定の位置まで回転
させられると共に、X−Yステージ制御装置49により
X方向およびY方向の位置制御が行われるようになされ
ている。このようにして、粗アライメントが行われた後
、より一層厳密なアライメント調整処理が行われ、半導
体ウェハ1に対するレジスト剤の塗布や露光等が行われ
ることになる。
次に、発光ダイオード41からハーフミラ−42および
レンズ43を介してノツチ2の部位に集光される光の位
置と、フォトダイオード44で検出される光との関係を
詳述する。
フォトダイオード44により検出される光は、半導体ウ
ェハ1のノツチ2の部位において、半径rlとr2の間
では回転角θ。とθ、の間だけであり、また、半径r2
とr、の間では回転角θ。とθ2の間だけである。この
ように、ノツチ2の形状は、半導体ウェハ1の中心方向
への位置変化に伴って非連続的に変化す−る階段形状と
されているので、半導体ウェハ1の粗アライメントを複
数個所で確認することができる。
すなわち、第2図および第3図に示されるように、ノツ
チ2において、半径r、とr!の間の光に対しては、回
転角がθ。およびθ、となる端部A−Bおよび端部D−
Cにおいて検出光の有無が変化し、また、半径r2とr
、の間の光に対しては、回転角がθ。およびθ2となる
端部A−Bおよび端部F−Eにおいて検出光の有無が変
化するので、これらの各端部において粗アライメントの
確認を行うことができる。さらに、本実施例のノツチを
有するウェハlにおけるノツチの形状2は、中心線1a
に対する非対称性も非連続的な変化により現されるため
、従来のノツチ形状が連続的に変化するものと比較して
、ノツチを有するウェハの表裏をより一層簡単に確認す
ることができる。
〔発明の効果〕
以上、詳述したように、本発明に係るノツチを有するウ
ェハは、ノツチを中心方向の位置変化に伴、って非連続
的に変化する左右非対称の形状とすることによって、ノ
ツチを有するウェハの表裏を簡単に認識すると共に、誤
差の小さい粗アライメントを行うことができる。
【図面の簡単な説明】
第1図は本発明に係るノツチを有するウェハの原理を示
す図、 第2図は本発明のノツチを有するウェハの一実施例を示
す・要部拡大図、 第3図は第2図のノツチを有するウェハの機能を説明す
るための図、 第4図は本発明のノツチを有するウェハの粗アライメン
トを行う様子を示す図、 第5図は従来のノツチを有するウェハを示す図である。 (符号の説明) 1・・・ノツチを有するウェハ(半導体ウェハ)、1a
・・・中心線、 2・・・ノツチ。 半導体基板の中心 本発明のノツチを有マるウェハの一実施例を示す要部拡
大図$20 第2図のノツチを有するウェハの機能を説明するための
9第3区 本発明に係るノツチを有するウェハの原理を示す図(b
) 従来のノツチを有するウェハを示す図 第51図

Claims (1)

  1. 【特許請求の範囲】 1、周辺部にノッチ(2)が形成されたノッチを有する
    ウェハ(1)であって、 前記ノッチを、中心方向への位置変化に伴って非連続的
    に変化する形状とし、且つ、該ノッチの形状を中心線(
    1a)に対して左右非対称としたことを特徴とするノッ
    チを有するウェハ。
JP1060812A 1989-03-15 1989-03-15 ノッチを有するウエハ Pending JPH02240912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1060812A JPH02240912A (ja) 1989-03-15 1989-03-15 ノッチを有するウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1060812A JPH02240912A (ja) 1989-03-15 1989-03-15 ノッチを有するウエハ

Publications (1)

Publication Number Publication Date
JPH02240912A true JPH02240912A (ja) 1990-09-25

Family

ID=13153134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1060812A Pending JPH02240912A (ja) 1989-03-15 1989-03-15 ノッチを有するウエハ

Country Status (1)

Country Link
JP (1) JPH02240912A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174222B1 (en) 1995-06-09 2001-01-16 Hitachi, Ltd. Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174222B1 (en) 1995-06-09 2001-01-16 Hitachi, Ltd. Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer

Similar Documents

Publication Publication Date Title
US7723710B2 (en) System and method including a prealigner
TW202101690A (zh) 晶片封裝結構及其製造方法
CN100401465C (zh) 用于集成的多用途光学对准的系统和方法
JPH02240912A (ja) ノッチを有するウエハ
US6444995B1 (en) Focussing method and system of exposure apparatus
JPH0429352A (ja) 半導体装置の製造方法
JP4882354B2 (ja) アライメント調整方法、アライメントマークの形成方法、基材、及び透過型光学素子の製造方法
JPH11251206A (ja) 半導体ウェーハ
US5383016A (en) Method for aligning two reflective surfaces
KR100507359B1 (ko) 반도체 제조용 레티클 및 이를 이용한 레티클 예비 정렬방법
JP2744658B2 (ja) 光学部品の取付位置ずれ検出方法
TWI692620B (zh) 光學反射部件及其適用之光學編碼器
JPH0338835Y2 (ja)
JPH02101734A (ja) ウェハー周辺の露光方法
JPS6254434A (ja) 露光方法
JP4411746B2 (ja) 基板アライメント装置及び基板アライメント方法
JPH1050808A (ja) 縮小投影露光装置
JPH1140647A (ja) 半導体基板の検知機構
JPH03257816A (ja) 描画装置
JPS6255655A (ja) フオトマスク
JPH01282816A (ja) 半導体製造装置
JPH0338820A (ja) 半導体装置の製造方法
JPS6347774A (ja) 縮小投影型転写装置
JPS63102314A (ja) 多層レジストプロセスにおけるアライメント方法
JPH10104452A (ja) 光導波路素子の製造方法